NAND闪存器件及其制造方法与流程

专利检索2022-05-11  1


nand闪存器件及其制造方法
技术领域
1.本发明涉及半导体制造领域,尤其涉及一种nand闪存器件及其制造方法。


背景技术:

2.nand闪存是一种非易失性存储技术,即断电后仍能保存数据,是固态存储中使用的最多的介质,被广泛应用于手机、相机、电脑、汽车电子、pc外设等设备。随着技术的发展,闪存器的特征尺寸不断缩小,对器件的可靠性、稳定性等各项性能的要求也不断提高。在nand闪存器进入到20纳米节点时,因为闪存器的尺寸减小,串扰成为影响其可靠性的一个关键问题。
3.具体而言,在nand闪存器的制造技术中,需要对晶圆片上的形成的多层不同材质的材料层进行刻蚀,待刻蚀完底层材料层时,如图1所示,在浮栅层底端容易出现尖锐边角(如图1中的虚线框所示),且底端形貌垂直度较低。浮栅层底端的这种形貌使得相邻两个浮栅之间的距离缩小,从而导致相邻两个浮栅之间的耦合电容增大,造成串扰现象严重,产品可靠性降低。因此,如何消除浮栅层底端尖锐边角,增大底端形貌垂直度,从而降低串扰发生机率,提高闪存器的可靠性是目前亟待解决的问题。


技术实现要素:

4.本发明的目的在于提供一种nand闪存器件及其制造方法,以解决现有技术中存在的刻蚀后的浮栅层底端容易出现尖锐边角,且底端形貌垂直度较低,导致串扰现象严重。
5.为解决上述技术问题,本发明提供一种nand闪存器件的制造方法,包括:
6.提供衬底;
7.在所述衬底上形成浮栅材料层,所述浮栅材料层包括依次形成在所述衬底上的含碳元素的下层部和不含碳元素的上层部;
8.在所述浮栅材料层上形成控制栅材料层;以及,
9.依次刻蚀所述控制栅材料层和所述浮栅材料层,以分别形成控制栅层和浮栅层。
10.可选的,所述浮栅材料层的形成方法,包括:
11.在所述衬底上沉积浮栅材料时,掺杂所述碳元素,以形成所述下层部;以及,
12.继续在所述下层部上沉积所述浮栅材料,以形成所述上层部。
13.可选的,在对所述浮栅材料层进行刻蚀时,对所述下层部的刻蚀速率低于对所述上层部的刻蚀速率。
14.可选的,所述浮栅材料层的厚度为500埃~2000埃。
15.可选的,所述下层部的厚度为50埃~300埃。
16.可选的,所述上层部的厚度大于所述下层部的厚度。
17.可选的,在沉积浮栅材料以形成所述下层部时采用含碳元素的掺杂气体进行所述碳元素的掺杂。
18.可选的,所述含碳元素的掺杂气体为碳氢混合气体。
19.可选的,所述含碳元素的掺杂气体的流量为50sccm~400sccm。
20.本发明还提供了一种nand闪存器件,包括:
21.衬底;
22.位于所述衬底上的浮栅层,所述浮栅层包括位于所述衬底上的含碳元素的下层部和位于所述下层部上的不含碳元素的上层部;
23.位于所述浮栅层上的控制栅层。
24.可选的,所述浮栅层的厚度为500埃~2000埃。
25.可选的,所述下层部的厚度为50埃~300埃。
26.可选的,所述上层部的厚度大于所述下层部的厚度。
27.综上所述,本发明提供的nand闪存器件及其制造方法,通过在浮栅材料层底端的一段位置中掺杂碳元素,将浮栅材料层分为含碳元素的下层部和不含碳元素的上层部。在浮栅材料层中掺杂碳元素,可以降低刻蚀速率。因此,刻蚀过程中,对下层部的刻蚀速率较低,避免对下层部的刻蚀过快,而导致浮栅层的形貌出现异常,改善刻蚀过程中对浮栅材料层底端的不均匀消耗,有利于改善浮栅层的底端形貌,即避免了浮栅层底端出现尖锐边角,增加了底端形貌的垂直度。因此,最终形成的nand闪存器件中浮栅层的底端形貌垂直度增大,使得相邻两个浮栅之间的距离增大,从而减小相邻两个浮栅之间的耦合电容,降低串扰发生机率,提高产品可靠性。
附图说明
28.图1是现有技术中经刻蚀后的浮栅层结构示意图;
29.图2是本发明一实施例提供的nand闪存器件的制造方法的流程图;
30.图3是本发明一实施例提供的nand闪存器件结构图。
具体实施方式
31.如背景技术所述,现有技术中annd闪存器在刻蚀至底层材料层时,浮栅底端容易出现尖锐边角,且底端形貌垂直度较低,导致串扰现象严重,产品可靠性降低。
32.本发明通过提供一种nand闪存器件及其制作方法,改善刻蚀后的浮栅层底端形貌,增大底端形貌垂直度,从而降低串扰发生机率,提高产品可靠性。
33.以下结合附图和具体实施例对本发明提出的nand闪存器件及其制作方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
34.图2为本发明一实施例提供的nand闪存器件的制造方法的流程图。如图2所示,本实施例中的nand闪存器件的制造方法,包括以下步骤。
35.第一步骤s100,提供衬底。所述衬底为半导体衬底,如可采用锗、硅、soi、锗化硅、砷化镓或碳化硅等半导体材料。
36.第二步骤s200,在所述衬底上形成浮栅材料层,所述浮栅材料层包括依次形成在所述衬底上的含碳元素的下层部和不含碳元素的上层部。其中,所述浮栅材料层的材料可以为多晶硅,此时所述下层部例如为掺碳的多晶硅层,所述上层部则为未掺碳的多晶硅层。
37.进一步的,所述衬底和所述浮栅材料层之间还可以包括隧穿氧化层。所述遂穿氧化层例如可采用氧化工艺形成,其材料可包括氧化硅,厚度为70埃~90埃。
38.进一步地,所述浮栅材料层的形成方法可包括以下步骤。
39.步骤一,在所述衬底上沉积浮栅材料时,掺杂所述碳元素,以形成所述下层部。
40.进一步的,在沉积浮栅材料以形成所述下层部时采用含碳元素的掺杂气体进行所述碳元素的掺杂。具体的,可在形成有隧穿氧化层的衬底在炉管中开始生长浮栅材料的同时,向炉管内通入含碳元素的掺杂气体,使得生长出的浮栅材料层的下层部中掺杂有碳元素。其中,含碳元素的掺杂气体可以为碳氢混合气体。
41.进一步的,可实时检测衬底上已经形成的浮栅材料的厚度,并与预设厚度进行比较。当浮栅材料的厚度等于预设厚度时,即停止向炉管内通入含碳元素的掺杂气体,以形成预定厚度的下层部。例如,所述预设厚度为50埃~300埃,即下层部的厚度为50埃~300埃。
42.进一步的,所述含碳元素的掺杂气体的流量为50sccm~400sccm。在掺杂过程,可以通过控制气体流量的大小,控制下层部中碳元素的浓度高低。气体流量越大,下层部中碳元素的浓度越高。在形成所述下层部的过程中,通入的气体流量可以保持一致,使得所述下层部中的碳元素的浓度均匀。
43.在形成下层部的过程中,也可以控制气体流量发生变化。在开始形成下层部时,气体流量较高,随着浮栅材料的生长,气体流量相应降低,使得下层部中的碳元素的浓度形成一个阶梯式的变化。即在形成的下层部中,越靠近衬底位置的浮栅材料中碳元素的浓度越高,随着下层部厚度的增加,浮栅材料中碳元素浓度相应降低,由此即形成碳掺杂浓度呈梯度降低的浮栅材料层。
44.步骤二,继续在所述下层部上沉积所述浮栅材料,以形成所述浮栅材料层中未掺杂有碳元素的上层部。例如,最终形成的浮栅材料层的总厚度为500埃-2000埃,并且最终形成的浮栅材料层中,上层部的厚度大于下层部的厚度。
45.即,本实施例中的浮栅材料层的形成方法中,是在浮栅材料开始生长时,即开始掺杂碳元素,并在生长到预设厚度时停止掺杂碳元素,主要是实现在浮栅材料层底端位置(即靠近衬底位置)掺杂碳元素。
46.第三步骤s300,在所述浮栅材料层上形成控制栅材料层。所述控制栅材料层的材料可以为多晶硅。
47.进一步地,在浮栅材料层和控制栅材料层之间,还形成有介电材料层。其中,所述介电材料层可包括氧化硅层、氮化硅层和氧化硅层的三层依次叠加,以构成ono结构。
48.第四步骤s400,依次刻蚀所述控制栅材料层和所述浮栅材料层,以分别形成控制栅层和浮栅层。
49.在控制栅材料层形成后,继续进行后续工艺,包括:通过依次刻蚀所述控制栅材料层和所述浮栅材料层,以形成多个包含控制栅层和浮栅层的存储单元。具体地,可采用干法刻蚀形成控制栅层和浮栅层,例如可采用含有氟碳化合物的气体进行刻蚀,例如四氟化碳。
50.需要说明的是,在浮栅材料层中掺杂有碳元素,可以降低浮栅材料层的刻蚀速率。碳元素的浓度越高,刻蚀速率越慢。具体地,在本实施例中浮栅材料层包括包括依次形成在所述衬底上的含碳元素的下层部和不含碳元素的上层部。因此,刻蚀过程中,对下层部的刻蚀速较低,避免对下层部的刻蚀过快而导致浮栅层的形貌出现异常,进而改善刻蚀过程中
对浮栅材料层底端的不均匀消耗,有利于改善浮栅层的底端形貌,即避免了浮栅层底端出现尖锐边角,增加了底端形貌的垂直程度。
51.本发明实施例还提供一种nand闪存器件,包括:衬底;位于所述衬底上的浮栅层,所述浮栅层包括位于所述衬底上的含碳元素的下层部和位于所述下层部上的不含碳元素的上层部;位于所述浮栅层上的控制栅层。其中,nand闪存器件包括多个存储单元,每个闪存单元均包括依次叠加的衬底、浮栅层和控制栅层,浮栅层包括含碳元素的下层部和不含碳元素的上层部。
52.进一步的,所述衬底和所述浮栅层之间还可以包括隧穿氧化层,在所述浮栅层和控制栅层之间还可以包括介电层。
53.图3为本发明一实施例提供的nand闪存器的结构图。如图3所示,nand闪存器件包括多个存储单元100。存储单元100包括:衬底110,衬底上的隧穿氧化层120,隧穿氧化层120上的浮栅层130,浮栅层130上的介电层140;介电层140上的控制栅层150。
54.浮栅层130的材料为多晶硅,浮栅层包括位于衬底上的含碳元素的下层部131,和位于下层部上的不含碳元素的上层部132。具体的,浮栅层的厚度为500埃~2000埃,下层部的厚度为50埃~300埃,上层部的厚度大于下层部的厚度。
55.本实施例中,碳元素的掺杂通过高温掺杂技术实现。具体的,在形成有隧穿氧化层的衬底在炉管中开始生长浮栅材料的同时,向炉管内通入含碳元素的掺杂气体,使得生长出的浮栅材料层的下层部中掺杂有碳元素。掺杂的碳元素的浓度,可以通过控制碳元素掺杂过程中采用的含碳元素的掺杂气体流量实现,所述含碳元素的掺杂气体的流量为50sccm~400sccm。
56.在形成所述下层部的过程中,通入的掺杂气体的流量可以保持一致,使得所述下层部中的碳元素的浓度均匀;也可以控制通入的掺杂气体的流量发生变化,使得下层部中越靠近衬底位置的浮栅材料中碳元素的浓度越高,随着下层部厚度的增加,浮栅材料中碳元素浓度相应下降。
57.进一步的,隧穿氧化层120的材料可包括氧化硅;所述介电层140可包括氧化硅层、氮化硅层、氧化硅层的三层依次叠加;所述控制栅层150的材料为多晶硅。
58.综上所述,本发明提供的nand闪存器件及其制造方法,通过在浮栅层底端的一段位置中掺杂碳元素,将浮栅层分为含碳元素的下层部和不含碳元素的上层部。在浮栅材料层中掺杂碳元素,可以降低浮栅材料层的刻蚀速率。因此,刻蚀过程中,对下层部的刻蚀速率较低,避免对下层部的刻蚀过快,而导致浮栅层的形貌出现异常,进而改善刻蚀过程中对浮栅材料层底端的不均匀消耗,有利于改善浮栅层的底端形貌,即避免了浮栅层底端出现尖锐边角,增加了底端形貌的垂直度。因此,最终形成的nand闪存器件中浮栅层的底端形貌垂直度增大,使得相邻两个浮栅之间的距离增大,从而减小相邻两个浮栅之间的耦合电容,降低串扰发生机率,提高产品可靠性。
59.上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
转载请注明原文地址:https://win.8miu.com/read-950383.html

最新回复(0)