用于生成带隙基准电压的装置和设备的制作方法

专利检索2022-05-11  9



1.本实用新型总体上涉及用于带隙基准的装置。


背景技术:

2.由于各种电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成密度的不断提高,半导体工业经历了快速的增长。大部分情况下,集成密度的这种提高来自最小特征尺寸的反复减小,这允许更多的组件被集成到给定区域中。随着近来对甚至更小的电子设备(诸如中央处理单元(cpu))的需求的增长,对减小半导体设备的额定电压的要求也增长。减小的供电电压进一步需要准确的电压基准,通过该电压基准,集成电路能够在各种操作条件下稳定操作。
3.带隙电压基准生成器被广泛用在各种应用中,从模拟和混合信号电路(诸如高精度比较器和a/d转换器)到数字电路(诸如动态随机存取存储器(dram)电路和非易失性存储器电路)。带隙电压基准通过生成具有正和负温度系数的电压和/或电流,并且以创建温度稳定的电压基准的方式对这些正和负系数求和,来产生对温度具有低敏感度的稳定电压基准。传统上,带隙电压基准使用双极器件来被构建。例如,通过对与双极晶体管的基极

发射极电压(具有与温度成反比的电压)有关的信号和与两个双极晶体管的基极

发射极电压(具有与温度成比例的电压)之间的差成比例的信号求和,可以产生温度稳定的电压。
4.图1图示了带隙基准的示意图。带隙基准100包括第一偶极子111、第二偶极子112、第三偶极子113、放大器102、第一晶体管mp1、第二晶体管mp2和第三晶体管mp3。如图1中所示,第一晶体管mp1、第二晶体管mp2和第三晶体管mp3被实现为p型晶体管。
5.第一偶极子111包括电阻器r
a
和第一双极结型晶体管(bjt)t1。如图1中所示,第一bjt t1的基极耦合到第一bjt t1的集电极。电阻器r
a
和第一bjt t1并联耦合在放大器102的反相输入与地之间。贯穿说明书,第一偶极子111可以备选地被称为dipole_a。
6.第二偶极子112包括电阻器r
b
、电阻器r
e
和第二bjt t2。如图1中所示,第二bjt t2的基极耦合到第二bjt t2的集电极。电阻器r
e
和第二bjt t2串联耦合,并且进一步与电阻器r
b
并联耦合。第二偶极子112耦合在放大器102的非反相输入与地之间。贯穿说明书,第二偶极子112可以备选地被称为dipole_b。
7.第三偶极子113包括耦合在带隙基准100的输出vbg与地之间的电阻器ro。贯穿说明书,第三偶极子113可以备选地被称为dipole_out。
8.如图1中所示,晶体管mp1、mp2和mp3的源极耦合到相同的电压电位vdd。vdd是偏置电压。晶体管mp1、mp2和mp3的栅极耦合到共用节点(放大器102的输出)。如此,第一晶体管mp1、第二晶体管mp2和第三晶体管mp3形成电流镜。根据电流镜的操作原理,流过第一晶体管mp1的电流(i
d1
)、流过第二晶体管mp2的电流(i
d2
)和流过第三晶体管mp3的电流(i
bg
)彼此相等。放大器102的输入分别耦合到mp1和mp2的漏极。如图1中所示,放大器102的输出耦合到mp1、mp2和mp3的栅极。图1中所示的该系统配置有助于保持mp1的漏极电压与mp2的漏极电压相同。这有助于实现晶体管mp1和mp2的漏极电流的更好的电流匹配。
9.在操作中,第一bjt t1被配置成生成第一基极发射极电压v
be1
。第二bjt t2被配置成生成第二基极发射极电压v
be2
。跨电阻器r
e
生成delta v
be
(δv
be
)。流过电阻器r
e
的电流与绝对温度成比例(ptat)。由于跨电阻器r
b
的电压等于跨电阻器r
a
的电压,因此流过电阻器r
b
的电流(i
rb
)与第一基极发射极电压v
be1
成比例。流过电阻器r
b
的电流与绝对温度互补(ctat)。流过r
e
的电流和流过r
b
的电流之和等于流过ro的电流。跨ro生成带隙基准电压(vbg)。通过选择r
b
与r
e
的比率,可以消除ctat电流(r
b
)和ptat电流(r
e
)的温度依赖性。结果,带隙基准100能够在节点vbg处生成温度稳定的电压。


技术实现要素:

10.随着近来对甚至更小的电子设备(诸如中央处理单元(cpu))的需求的增长,对减小半导体设备的额定电压的要求也增长。减小的供电电压进一步需要准确的电压基准,通过该电压基准,集成电路能够在各种操作条件下稳定操作。
11.在第一方面,提供了一种用于生成带隙基准电压的装置,其包括:电流镜,通过控制开关耦合到放大器的输出;多个电容器,多个电容器中的每个电容器耦合到电流镜的支腿和对应控制开关的共用节点;第一偶极子,耦合到放大器的第一输入;第二偶极子,耦合到放大器的第二输入;第三偶极子,耦合到被配置成生成带隙基准电压的装置的输出;以及开关组,耦合在电流镜与偶极子之间。
12.根据一个实施例,电流镜包括第一晶体管、第二晶体管和第三晶体管,并且其中:第一晶体管的第一漏极/源极端子、第二晶体管的第一漏极/源极端子和第三晶体管的第一漏极/源极端子耦合到相同的电压电位;第一晶体管的栅极通过第一控制开关耦合到放大器的输出;第二晶体管的栅极通过第二控制开关耦合到放大器的输出;并且第三晶体管的栅极通过第三控制开关耦合到放大器的输出。
13.根据一个实施例,开关组包括第一开关组、第二开关组和第三开关组,并且其中:第一开关组包括第一开关、第二开关和第三开关,并且其中:第一开关的第一端子、第二开关的第一端子和第三开关的第一端子耦合在一起,并且进一步耦合到第一偶极子;并且第一开关的第二端子耦合到第一晶体管的第二漏极/源极端子;第二开关的第二端子耦合到第二晶体管的第二漏极/源极端子;并且第三开关的第二端子耦合到第三晶体管的第二漏极/源极端子;第二开关组包括第四开关、第五开关和第六开关,并且其中:第四开关的第一端子、第五开关的第一端子和第六开关的第一端子耦合在一起,并且进一步耦合到第二偶极子;并且第四开关的第二端子耦合到第一晶体管的第二漏极/源极端子;第五开关的第二端子耦合到第二晶体管的第二漏极/源极端子;并且第六开关的第二端子耦合到第三晶体管的第二漏极/源极端子;并且第三开关组包括第七开关、第八开关和第九开关,并且其中:第七开关的第一端子、第八开关的第一端子和第九开关的第一端子耦合在一起,并且进一步耦合到第三偶极子;并且第七开关的第二端子耦合到第一晶体管的第二漏极/源极端子;第八开关的第二端子耦合到第二晶体管的第二漏极/源极端子;并且第九开关的第二端子耦合到第三晶体管的第二漏极/源极端子。
14.根据一个实施例,多个电容器中的第一电容器耦合在第一晶体管的栅极与第一晶体管的第一漏极/源极端子之间;多个电容器中的第二电容器耦合在第二晶体管的栅极与第二晶体管的第一漏极/源极端子之间;并且多个电容器中的第三电容器耦合在第三晶体
管的栅极与第三晶体管的第一漏极/源极端子之间。
15.根据一个实施例,控制开关和开关组被配置成消除电流镜的偏移。
16.根据一个实施例,第一偶极子包括并联耦合的第一电阻器和第一二极管连接的双极晶体管;第二偶极子包括第二电阻器和第二二极管连接的双极晶体管,第二电阻器和第二二极管连接的双极晶体管串联耦合并且进一步与第三电阻器并联耦合;并且第三偶极子包括第四电阻器,并且其中第二二极管连接的双极晶体管的晶体管面积是第一二极管连接的双极晶体管的晶体管面积的n倍大,并且其中n大于1。
17.根据一个实施例,流过第二电阻器的电流与第一二极管连接的双极晶体管的第一基极

发射极电压与第二二极管连接的双极晶体管的第二基极

发射极电压之间的差成比例,并且其中流过第二电阻器的电流与绝对温度成比例;并且流过第三电阻器的电流与第一二极管连接的双极晶体管的第一基极

发射极电压成比例,并且其中流过第三电阻器的电流与绝对温度互补。
18.在第二方面,提供了一种设备,其包括:第一偶极子,通过第一开关组耦合到第一晶体管、第二晶体管和第三晶体管;第二偶极子,通过第二开关组耦合到第一晶体管、第二晶体管和第三晶体管;第三偶极子,通过第三开关组耦合到第一晶体管、第二晶体管和第三晶体管;放大器,具有分别耦合到第一偶极子和第二偶极子的输入;以及控制装置,耦合在放大器的输出与第一晶体管的栅极、第二晶体管的栅极和第三晶体管的栅极之间。
19.根据一个实施例,第一晶体管、第二晶体管和第三晶体管是p型晶体管;并且第一晶体管、第二晶体管和第三晶体管形成电流镜。
20.根据一个实施例,控制装置包括:第一辅助开关,耦合在放大器的输出与第一晶体管的栅极之间;第二辅助开关,耦合在放大器的输出与第二晶体管的栅极之间;第三辅助开关,耦合在放大器的输出与第三晶体管的栅极之间;第一电容器,耦合在第一晶体管的栅极与第一晶体管的源极之间;第二电容器,耦合到第二晶体管的栅极和第二晶体管的源极;以及第三电容器,耦合到第三晶体管的栅极和第三晶体管的源极。
21.根据一个实施例,第一偶极子耦合到放大器的反相输入;并且第二偶极子耦合到放大器的非反相输入。
22.根据一个实施例,第三偶极子包括电阻器。
23.根据一个实施例,第一晶体管的源极、第二晶体管的源极和第三晶体管的源极耦合在一起;并且第一开关组包括第一开关、第二开关和第三开关,并且其中:第一开关的第一端子、第二开关的第一端子和第三开关的第一端子耦合在一起,并且进一步耦合到第一偶极子;并且第一开关的第二端子耦合到第一晶体管的漏极;第二开关的第二端子耦合到第二晶体管的漏极;并且第三开关的第二端子耦合到第三晶体管的漏极;第二开关组包括第四开关、第五开关和第六开关,并且其中:第四开关的第一端子、第五开关的第一端子和第六开关的第一端子耦合在一起,并且进一步耦合到第二偶极子;并且第四开关的第二端子耦合到第一晶体管的漏极;第五开关的第二端子耦合到第二晶体管的漏极;并且第六开关的第二端子耦合到第三晶体管的漏极;并且第三开关组包括第七开关、第八开关和第九开关,并且其中:第七开关的第一端子、第八开关的第一端子和第九开关的第一端子耦合在一起,并且进一步耦合到第三偶极子;并且第七开关的第二端子耦合到第一晶体管的漏极;第八开关的第二端子耦合到第二晶体管的漏极;并且第九开关的第二端子耦合到第三晶体
管的漏极。
24.根据一个实施例,一种装置包括:电流镜,通过控制开关耦合到放大器的输出;多个电容器,该多个电容器中的每个电容器耦合到电流镜的支腿和对应控制开关的共用节点;第一偶极子,耦合到放大器的第一输入;第二偶极子,耦合到放大器的第二输入;第三偶极子,耦合到被配置成生成带隙基准电压的装置的输出;以及开关组,耦合在电流镜与偶极子之间。
25.根据另一实施例,一种设备包括:第一偶极子,通过第一开关组耦合到第一晶体管、第二晶体管和第三晶体管;第二偶极子,通过第二开关组耦合到第一晶体管、第二晶体管和第三晶体管;第三偶极子,通过第三开关组耦合到第一晶体管、第二晶体管和第三晶体管;放大器,具有分别耦合到第一偶极子和第二偶极子的输入;以及控制装置,耦合在放大器的输出与第一晶体管的栅极、第二晶体管的栅极和第三晶体管的栅极之间。
26.本公开的实施例可以提供稳定的电压基准。
27.前述内容已经相当广泛地概述了本公开的特征和技术优点,以便随后的本公开的详细描述可以更好地被理解。在下文中将描述形成本公开的权利要求的主题的本公开的附加特征和优点。本领域技术人员应当理解,所公开的概念和具体实施例可以容易地被用作修改或设计用于实施本公开的相同目的的其他结构或过程的基础。本领域技术人员还应当认识到,这种等同构造不脱离如所附权利要求中阐述的本公开的精神和范围。
附图说明
28.为了更完整地理解本公开及其优点,现在参考以下结合附图进行的描述,其中:
29.图1图示了带隙基准的示意图;
30.图2图示了根据本公开的各种实施例的带隙基准的框图;
31.图3图示了根据本公开的各种实施例的图2中所示的带隙基准的示意图;
32.图4图示了根据本公开的各种实施例的在初始步骤中操作的带隙基准的系统配置;
33.图5图示了根据本公开的各种实施例的在初始步骤中操作的带隙基准的偶极子的电流

电压曲线;
34.图6图示了根据本公开的各种实施例的在收敛控制方法的第一步骤中操作的带隙基准的系统配置;
35.图7图示了根据本公开的各种实施例的在收敛控制方法的第一步骤中操作的带隙基准的偶极子的电流

电压曲线;
36.图8图示了根据本公开的各种实施例的在收敛控制方法的第二步骤中操作的带隙基准的系统配置;
37.图9图示了根据本公开的各种实施例的在收敛控制方法的第二步骤中操作的带隙基准的偶极子的电流

电压曲线;
38.图10图示了根据本公开的各种实施例的用于控制图2中所示的带隙基准的方法的流程图;
39.图11图示了根据本公开的各种实施例的带隙基准的框图;
40.图12图示了根据本公开的各种实施例的图11中所示的基准核块的示意图;
41.图13图示了根据本公开的各种实施例的图11中所示的收敛逻辑块的示意图;
42.图14图示了根据本公开的各种实施例的由图13中所示的收敛逻辑块生成的p型晶体管栅极驱动波形;
43.图15图示了根据本公开的各种实施例的由图13中所示的收敛逻辑块生成的各种栅极驱动信号;
44.图16图示了根据本公开的各种实施例的图11中所示的偏移补偿放大器的示意图;
45.图17图示了根据本公开的各种实施例的图16中所示的偏移补偿放大器的各种波形;
46.图18图示了根据本公开的各种实施例的图16中所示的偏移补偿放大器的其他波形;以及
47.图19图示了根据本公开的各种实施例的图11中所示的偏移补偿缓冲器的示意图。
48.除非另外指示,否则不同附图中的对应数字和符号通常指代对应的部分。绘制附图以清楚地图示各种实施例的相关方面,并且不必按比例绘制。
具体实施方式
49.下面详细讨论本公开的实施例的制造和使用。然而,应当理解,本文公开的概念可以被体现在各种各样的具体上下文中,并且本文讨论的具体实施例仅是说明性的,并且不用于限制权利要求的范围。此外,应当理解,在不脱离由所附权利要求限定的本公开的精神和范围的情况下,可以在本文中进行各种改变、替换和变更。
50.将在具体的上下文(即带隙基准)中关于优选实施例来描述本公开。然而,本公开还可以应用于在各种操作条件下提供稳定的电压基准的各种系统和应用。在下文中,将参考附图详细解释各种实施例。
51.图2图示了根据本公开的各种实施例的带隙基准的框图。带隙基准200包括dipole_a、dipole_b、dipole_out、第一控制装置201、第二控制装置202、放大器203、第一晶体管mp1、第二晶体管mp2和第三晶体管mp3。第一晶体管mp1、第二晶体管mp2和第三晶体管mp3耦合在偏置电压v
dd
与第二控制装置202之间。dipole_a、dipole_b和dipole_out耦合在第二控制装置202与地之间。
52.如图2中所示,第一晶体管mp1、第二晶体管mp2和第三晶体管mp3被实现为p型晶体管。该实施方式仅是一个示例,其不应不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、备选和修改。
53.如图2中所示,放大器203的输出通过第一控制装置201耦合到晶体管mp1、mp2和mp3的栅极。在一些实施例中,第一控制装置201包括多个开关和电容器。采用多个开关来控制晶体管mp1、mp2和mp3的栅极与放大器203的输出之间的连接。采用多个电容器来存储被施加到晶体管mp1、mp2和mp3的驱动信号。下面将关于图3描述第一控制装置201的详细结构。
54.第二控制装置202耦合在晶体管mp1、mp2和mp3与偶极子(dipole_a、dipole_b和dipole_out)之间。在一些实施例中,第二控制装置202包括多个开关组。更具体地,第一开关组耦合在dipole_a与晶体管mp1、mp2和mp3的漏极之间。第二开关组耦合在dipole_b与晶体管mp1、mp2和mp3的漏极之间。第三开关组耦合在dipole_out与晶体管mp1、mp2和mp3的漏
极之间。下面将关于图3描述第二控制装置202的详细结构。
55.带隙基准200是电流模式的带隙基准。在一些实施例中,dipole_a的电流

电压曲线和dipole_b的电流

电压曲线在非零电流点处交叉。该非零电流点是dipole_a和dipole_b的平衡点。当带隙基准200被配置成在dipole_a和dipole_b的平衡点处操作时,来自由晶体管mp1、mp2和mp3形成的电流镜的偏移可以被消去。下面将关于图5、图7和图9示出dipole_a和dipole_b的平衡点。
56.放大器203被配备有合适的偏移消除装置。采用偏移消除装置来减小放大器203的偏移,从而改进带隙基准200的准确性。
57.晶体管mp1、mp2和mp3形成电流镜。该电流镜的偏移可以通过将收敛方法应用于带隙基准200来被减小或消去。具体地,收敛方法迫使dipole_a和dipole_b在dipole_a和dipole_b的平衡操作点处操作。当dipole_a和dipole_b在平衡操作点处操作时,电流镜的偏移被补偿,从而减小电流镜的偏移。
58.在操作中,通过配置第一控制装置201和第二控制装置202的开关的导通/关断,将收敛控制方法应用于带隙基准200。更具体地,通过迭代过程使流过偶极子的电流转动。迭代过程有助于找到dipole_a和dipole_b的平衡操作点。将在下面关于图4

图10描述收敛控制方法的详细操作原理。
59.图3图示了根据本公开的各种实施例的图2中所示的带隙基准的示意图。晶体管mp1、mp2和mp3形成电流镜。电流镜通过控制开关g1、g2和g3耦合到放大器203的输出。具体地,mp1的栅极通过开关g1耦合到放大器203的输出。mp2的栅极通过开关g2耦合到放大器203的输出。mp3的栅极通过开关g3耦合到放大器203的输出。
60.如图3中所示,开关g1由控制信号t1控制。开关g2由控制信号t2控制。开关g3由控制信号t3控制。控制信号t1、t2和t3由合适的收敛逻辑装置生成,诸如下面关于图13描述的收敛逻辑块。
61.第一控制装置201还包括多个电容器c1、c2和c3。多个电容器中的每个电容器耦合到电流镜的支腿和对应控制开关的共用节点。电流镜包括三个支腿。电容器c1耦合到第一支腿(mp1)和开关g1的共用节点。电容器c2耦合到第二支腿(mp2)和开关g2的共用节点。电容器c3耦合到第三支腿(mp3)和开关g3的共用节点。更具体地,如图3中所示,电容器c1耦合在v
dd
与晶体管mp1的栅极之间。电容器c2耦合在v
dd
与晶体管mp2的栅极之间。电容器c3耦合在v
dd
与晶体管mp3的栅极之间。
62.dipole_a耦合在放大器203的第一输入与地之间。第一输入是放大器203的反相输入。贯穿说明书,dipole_a可以备选地被称为第一偶极子。dipole_b耦合在放大器203的第二输入与地之间。第二输入是放大器203的非反相输入。贯穿说明书,dipole_b可以备选地被称为第二偶极子。dipole_out耦合在带隙基准200的输出与地之间。带隙基准200的输出(v
bg
)被配置成生成温度稳定的基准电压。贯穿说明书,dipole_out可以备选地被称为第三偶极子。
63.第二控制装置202包括三个开关组。第一开关组包括第一开关g11、第二开关g12和第三开关g13。第一开关g11的第一端子、第二开关g12的第一端子和第三开关g13的第一端子耦合在一起,并且还耦合到dipole_a。第一开关g11的第二端子耦合到mp1的漏极。第二开关g12的第二端子耦合到mp2的漏极。第三开关g13的第二端子耦合到mp3的漏极。
64.第二开关组包括第四开关g21、第五开关g22和第六开关g23。第四开关g21的第一端子、第五开关g22的第一端子和第六开关g23的第一端子耦合在一起,并且还耦合到dipole_b。第四开关g21的第二端子耦合到mp1的漏极。第五开关g22的第二端子耦合到mp2的漏极。第六开关g23的第二端子耦合到mp3的漏极。
65.第三开关组包括第七开关g31、第八开关g32和第九开关g33。第七开关g31的第一端子、第八开关g32的第一端子和第九开关g33的第一端子耦合在一起,并且还耦合到dipole_out。第七开关g31的第二端子耦合到mp1的漏极。第八开关g32的第二端子耦合到mp2的漏极。第九开关g33的第二端子耦合到mp3的漏极。
66.如图3中所示,开关g11由控制信号ph11控制。开关g12由控制信号ph12控制。开关g13由控制信号ph13控制。开关g21由控制信号ph21控制。开关g22由控制信号ph22控制。开关g23由控制信号ph23控制。开关g31由控制信号ph31控制。开关g32由控制信号ph32控制。开关g33由控制信号ph33控制。控制信号ph11、ph12、ph13、ph21、ph22、ph23、ph31、ph32和ph33由合适的收敛逻辑装置生成,诸如下面关于图13描述的收敛逻辑块。
67.在一些实施例中,dipole_a包括并联耦合的第一电阻器和第一二极管连接的双极晶体管。dipole_b包括第二电阻器和第二二极管连接的双极晶体管,该第二电阻器和第二二极管连接的双极晶体管串联耦合,并且进一步与第三电阻器并联耦合。dipole_out包括第四电阻器。在一些实施例中,第二二极管连接的双极晶体管的晶体管面积是第一二极管连接的双极晶体管的晶体管面积的n倍大。n是大于1的预定整数。
68.在一些实施例中,流过第二电阻器的电流与第一二极管连接的双极晶体管的第一基极

发射极电压与第二二极管连接的双极晶体管的第二基极

发射极电压之间的差成比例。流过第二电阻器的电流与绝对温度成比例。流过第三电阻器的电流与第一二极管连接的双极晶体管的第一基极

发射极电压成比例。流过第三电阻器的电流与绝对温度互补。通过对电阻器的适当选择,这两者的电流之和可以消除温度因素的贡献,以便获得与温度无关的电流。这种与温度无关的电流流过dipole_out的电阻器,并且生成温度稳定的基准电压。
69.在操作中,通过配置第一控制装置201和第二控制装置202的开关的导通/关断,将收敛控制方法应用于带隙基准200。收敛控制方法包括初始步骤和多个迭代步骤。重复迭代步骤,直到获得dipole_a和dipole_b的平衡操作点。备选地,初始步骤可以被称为带隙基准200的启动阶段。下面将关于图4

图5描述初始步骤。下面将关于图6

图7描述收敛控制方法的多个迭代步骤中的第一步骤。下面将关于图8

图9描述收敛控制方法的多个迭代步骤中的第二步骤。
70.图4图示了根据本公开的各种实施例的在初始步骤中操作的带隙基准的系统配置。在初始步骤期间,开关g12、g13、g21、g23、g31和g32如由放置在其相应符号顶部上的箭头所指示的那样被关断。而且在初始步骤中,开关g11、g22、g33、g1、g2和g3被导通。由于g11被导通,流过mp1的电流流入dipole_a。同样,由于g22被导通,流过mp2的电流流入dipole_b。由于g33被导通,流过mp3的电流流入dipole_out。由于g1、g2和g3被导通,所以放大器203的输出被配置成驱动晶体管mp1、mp2和mp3的栅极。
71.图5图示了根据本公开的各种实施例的在初始步骤中操作的带隙基准的偶极子的电流

电压曲线。实线曲线表示dipole_a的电流

电压曲线(f2(v))。虚线曲线表示dipole_b
的电流

电压曲线(f1(v))。这两条电流

电压曲线的交点(i
r
和v
r
)是带隙基准200的平衡点。
72.根据dipole_a的电流

电压曲线,流过dipole_a的电流等于i0。跨dipole_a的电压等于v0。由于dipole_a和dipole_b分别耦合到放大器203的两个输入,所以跨dipole_b的电压等于跨dipole_a的电压。如此,跨dipole_b的电压等于v0。根据dipole_b的电流

电压曲线,流过dipole_b的电流等于i1。如图5中所示,i0大于i1。
73.返回参考图4,由于晶体管mp2耦合到dipole_b,所以流过晶体管mp2的电流等于i1。i1是用于dipole_a的新操作电流。在收敛控制方法的第一步骤中,i1将被切换到dipole_a。
74.图6图示了根据本公开的各种实施例的在收敛控制方法的第一步骤中操作的带隙基准的系统配置。在收敛控制方法的第一步骤期间,开关g11、g13、g21、g22、g32、g33、g1和g2如由放置在其相应符号顶部上的箭头所指示的那样被关断。而且在收敛控制方法的第一步骤中,开关g12、g23、g31和g3被导通。由于g12被导通,所以流过晶体管mp2的电流流入dipole_a。如上面关于图5所述,流过晶体管mp2的电流等于i1。在收敛控制方法的第一步骤中,流过dipole_a的电流等于i1。
75.同样,由于g23被导通,流过晶体管mp3的电流流入dipole_b。由于g31被导通,流过晶体管mp1的电流流入dipole_out。如上面关于图5所述,流过晶体管mp1的电流等于i0。在收敛控制方法的第一步骤中,流过dipole_out的电流等于i0。
76.如图6中所示,由于g1和g2被关断,因此放大器203的输出不被用来驱动晶体管mp1和mp2的栅极。在初始步骤中的晶体管mp1和mp2的栅极驱动电压分别被存储在电容器c1和c2中。如图6中所示,放大器203的输出被用来驱动晶体管mp3的栅极。
77.图7图示了根据本公开的各种实施例的在收敛控制方法的第一步骤中操作的带隙基准的偶极子的电流

电压曲线。实线曲线表示dipole_a的电流

电压曲线。虚线曲线表示dipole_b的电流

电压曲线。
78.如上面关于图6所述,流过晶体管mp2的电流等于i1。晶体管mp2耦合到dipole_a。如此,流过dipole_a的电流等于i1。根据dipole_a的电流

电压曲线,如图7中所示,跨dipole_a的电压等于v1。v1小于v0。由于dipole_a和dipole_b分别耦合到放大器203的两个输入,所以跨dipole_b的电压等于跨dipole_a的电压。如此,跨dipole_b的电压等于v1。根据dipole_b的电流

电压曲线,流过dipole_b的电流等于i2。如图7中所示,i1大于i2。
79.返回参考图6,晶体管mp3耦合到dipole_b。放大器203的输出被用来驱动mp3的栅极。为了满足dipole_b的电流

电压曲线,放大器203被配置成使得流过晶体管mp3的电流等于i2。
80.根据收敛控制方法,i2是用于dipole_a的新操作电流。在收敛控制方法的下一步骤中,i2将被切换到dipole_a。
81.图8图示了根据本公开的各种实施例的在收敛控制方法的第二步骤中操作的带隙基准的系统配置。在收敛控制方法的第二步骤期间,开关g11、g12、g22、g23、g31、g33、g2和g3如由放置在其相应符号顶部上的箭头所指示的那样被关断。而且在收敛控制方法的第二步骤中,开关g13、g21、g32和g1被导通。由于g13被导通,所以流过晶体管mp3的电流流入dipole_a。如上面关于图7所述,流过mp3的电流等于i2。在收敛控制方法的第二步骤中,流过dipole_a的电流等于i2。
82.同样,由于g21被导通,流过晶体管mp1的电流流入dipole_b。由于g32被导通,流过晶体管mp2的电流流入dipole_out。如上面关于图7所述,流过mp2的电流等于i1。在收敛控制方法的第二步骤中,流过dipole_out的电流等于i1。
83.如图8中所示,由于g2和g3被关断,所以放大器203的输出不被用来驱动晶体管mp2和mp3的栅极。在收敛控制方法的第一步骤中的晶体管mp2和mp3的栅极驱动电压分别被存储在电容器c2和c3中。放大器203的输出被用来驱动晶体管mp1的栅极。
84.图9图示了根据本公开的各种实施例的在收敛控制方法的第二步骤中操作的带隙基准的偶极子的电流

电压曲线。实线曲线表示dipole_a的电流

电压曲线。虚线曲线表示dipole_b的电流

电压曲线。
85.如上面关于图8所述,流过晶体管mp3的电流等于i2。晶体管mp3耦合到dipole_a。如此,流过dipole_a的电流等于i2。根据dipole_a的电流

电压曲线,如图9中所示,跨dipole_a的电压等于v2。v2小于v1。由于dipole_a和dipole_b分别耦合到放大器203的两个输入,所以跨dipole_b的电压等于跨dipole_a的电压。如此,跨dipole_b的电压等于v2。根据dipole_b的电流

电压曲线,流过dipole_b的电流等于i3。如图9中所示,i2大于i3。
86.返回参考图8,晶体管mp1耦合到dipole_b。放大器203的输出被用来驱动晶体管mp1的栅极。为了满足dipole_b的电流

电压曲线,放大器203被配置成使得流过晶体管mp1的电流等于i3。
87.根据收敛控制方法,i3是用于dipole_a的新操作电流。在收敛控制方法的下一步骤中,i3将被切换到dipole_a。
88.收敛控制方法被应用于带隙基准200,直到获得dipole_a和dipole_b的平衡操作点(v
r
和i
r
)。这是迭代过程。为了避免不必要的重复,在下面的表1中总结了接下来的几个步骤。
89.表1示出了在收敛控制方法的不同步骤下的带隙基准中的电流分布。
[0090][0091][0092]
表1
[0093]
在表1中,步骤0表示上面关于图4

图5描述的初始步骤。步骤1表示上面关于图6

图7描述的第一步骤。步骤2表示上面关于图8

图9描述的第二步骤。步骤3

步骤6是在步骤2
之后执行的后续步骤。如上所述,i0大于i1,并且i1大于i2。电流i0、i1、i2、i3、i4、i5和i6以顺序的次序减小。
[0094]
如表1中所示,步骤4

步骤6的电流分布模式与步骤1

步骤3的电流分布模式相同。换句话说,采用迭代过程来转动流过带隙基准200的三个偶极子的电流。收敛控制方法应用该迭代过程,直到已经实现带隙基准200的平衡点(i
r
和v
r
)。
[0095]
在平衡点(i
r
和v
r
)处操作带隙基准200的一个有利特征是:来自电流镜(晶体管mp1、mp2和mp3)的偏移可以被补偿,以便减少来自偏移的影响。更具体地,在上述收敛控制方法下,电流镜的晶体管(例如,mp1和mp2)收敛到相同的操作电流点(i
r
和v
r
)。电流镜的晶体管的对应栅极驱动电压被存储在栅极电容器(例如,c1和c2)中。尽管电流镜具有偏移,但所存储的栅极驱动电压将电流镜的晶体管驱动为在平衡点(i
r
和v
r
)处操作。如此,在平衡点(i
r
和v
r
)处操作有助于减少来自电流镜的偏移的影响。
[0096]
图10图示了根据本公开的各种实施例的用于控制图2中所示的带隙基准的方法的流程图。图10中所示的该流程图仅是一个示例,其不应不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、备选和修改。例如,图10中图示的各个步骤可以被添加、移除、替换、重新布置和重复。
[0097]
带隙基准200包括电流镜、第一偶极子、第二偶极子和第三偶极子。电流镜包括第一晶体管、第二晶体管和第三晶体管。第一控制装置耦合在晶体管与偶极子之间。第一控制装置包括三个开关组。
[0098]
收敛控制方法被应用于带隙基准,以找到第一偶极子和第二偶极子的平衡操作点。在收敛控制方法下,通过配置第一控制装置的开关的导通/关断,流过第二偶极子的电流被切换到第一偶极子中。
[0099]
在步骤1002处,在收敛控制方法的第一步骤中,耦合在晶体管与偶极子之间的第一控制装置被配置成使得:流过第二晶体管的电流流入第一偶极子,流过第三晶体管的电流流入第二偶极子,并且流过第一晶体管的电流流入第三偶极子。
[0100]
在步骤1004处,在收敛控制方法的第二步骤中,耦合在晶体管与偶极子之间的第一控制装置被配置成使得:流过第三晶体管的电流流入第一偶极子,流过第一晶体管的电流流入第二偶极子,并且流过第二晶体管的电流流入第三偶极子。
[0101]
在步骤1006处,在收敛控制方法的第三步骤中,耦合在晶体管与偶极子之间的第一控制装置被配置成使得:流过第一晶体管的电流流入第一偶极子,流过第二晶体管的电流流入第二偶极子,并且流过第三晶体管的电流流入第三偶极子。
[0102]
上述第一步骤、第二步骤和第三步骤被应用于带隙基准,直到获得第一偶极子和第二偶极子的平衡操作点。
[0103]
应当注意,图10中所示的方法可以可适用于具有基于两个偶极子的电流

电压曲线的交点的工作点或平衡点的任何带隙基准。
[0104]
还应当注意,图10中所示的方法可以被扩展到具有三个或更多输入偶极子的带隙基准。具有三个或更多输入偶极子的带隙基准可以通过上面关于图4

图10所述的转动机制来被控制。
[0105]
在操作中,当转动机制被应用于带隙结构时,时钟信号也被馈送到带隙结构中。在每个时钟周期处,电流镜的仅一个晶体管由带隙基准的放大器的输出控制。电流镜的其他
晶体管的栅极驱动电压被存储在它们相应的电容器处(每个晶体管具有栅极

源极电容器)。
[0106]
图11图示了根据本公开的各种实施例的带隙基准的框图。除了附加控制电路已经被包括之外,带隙基准1100类似于图3中所示的带隙基准。
[0107]
如图11中所示,带隙基准1100包括启动块1102、收敛逻辑块1104、基准核块1106、偏移补偿缓冲器1122、放大器相位控制逻辑块1120、偏移补偿放大器1124、就绪基准生成器1108和振荡器1110。
[0108]
启动块1102被配置成接收bgon信号。基于bgon信号的上升沿,启动块1102被配置成生成bgondel信号。在一些实施例中,bgondel信号是从bgon信号的上升沿开始的脉冲。
[0109]
启动块1102还接收由就绪基准生成器1108生成的readyref信号。readyref信号在启动块1102处被缓冲。在预定的延迟之后,readyref信号被转换成startzeroing信号。如图11中所示,startzeroing信号被馈送到收敛逻辑块1104、偏移补偿缓冲器1122、放大器相位控制逻辑块1120、偏移补偿放大器1124和振荡器1110中。带隙基准中的启动块在本领域中是众所周知的,因此在本文中不进一步详细讨论。
[0110]
就绪基准生成器1108被配置成接收由启动块1102生成的bgondel信号,并且基于bgondel信号生成延迟的信号(readyref)。原则上,延迟必须包括在几乎完成带隙基准1100的vbg_buff瞬变之后开启带隙基准1100所需的时间。
[0111]
应当注意,带隙基准1100在两个不同的阶段中操作。在第一阶段中,存在启动,其中没有补偿被应用于带隙基准1100。带隙基准1100可以生成具有所有偏移的稳定状态。换句话说,(图12中所示的)晶体管mp1、mp2和mp3中的电流被分散,并且ota正在以它们的原生偏移工作。上述延迟(readyref)被生成,以用于覆盖该初始瞬变部分(vbg_buff瞬变),以便在补偿机制在第二阶段中开始时,具有接近平衡点的系统。
[0112]
在就绪基准生成器1108中,可以以诸如电阻器

电容器模拟延迟等的不同方式来生成延迟的信号。带隙基准中的就绪基准生成器1108在本领域中是众所周知的,因此在本文中不进一步详细讨论。
[0113]
在一些实施例中,振荡器1110被实现为低消耗张弛振荡器。振荡器1110被配置成接收由启动块1102生成的startzeroing信号。当startzeroing信号上升到逻辑“1”状态时,振荡器1110开始振荡。振荡器1110生成如图11中所示的ck_ref信号。ck_ref信号被馈送到收敛逻辑块1104和放大器相位控制逻辑块1120中。带隙基准中的振荡器在本领域中是众所周知的,因此在本文中不进一步详细讨论。
[0114]
放大器相位控制逻辑块1120被配置成接收ck_ref信号和startzeroing信号。基于这两个接收的信号,放大器相位控制逻辑块1120被配置成生成相位ab信号和相位cd信号。如图11中所示,相位ab信号和相位cd信号被馈送到偏移补偿缓冲器1122和偏移补偿放大器1124中。
[0115]
相位ab信号和相位cd信号是两个互补的时钟信号(相反的相位)。这两个信号的功能是驱动偏移补偿放大器1124和偏移补偿缓冲器1122的开关。下面将关于图16描述放大器相位控制逻辑块1120的详细操作原理。
[0116]
下面将关于图12描述基准核块1106的结构和操作原理。下面将关于图13

图15描述收敛逻辑块1104的结构和操作原理。下面将关于图16

图18描述偏移补偿放大器1124的
结构和操作原理。下面将关于图19描述偏移补偿缓冲器1122的结构和操作原理。
[0117]
在操作中,带隙基准1100被配置成在两个不同的阶段中操作,即启动阶段和偏移补偿阶段。在启动阶段中,在上电信号被施加到带隙基准1100之后,bgon信号由诸如上电复位(por)电路的适当电路生成。延迟的信号bgondel在启动块1102内部被生成。bgondel信号和bgon信号两者被馈送到基准核块1106中。基准核块1106包括多个p型晶体管和多个偶极子。返回参考图3,多个p型晶体管耦合到相应的偶极子。在启动阶段中,流过每个p型晶体管(例如mp1)的电流被注入到其对应的偶极子(例如dipole_a)中。
[0118]
在启动阶段期间,偏移补偿放大器1124和偏移补偿缓冲器1122两者由相同的bgon信号启用。在启动阶段期间,偏移补偿机制未被激活。此外,振荡器1110尚未被激活。由放大器相位控制逻辑块1120和收敛逻辑块1104生成的信号被初始化,以便允许带隙基准1100的启动。
[0119]
在偏移补偿阶段中,就绪基准生成器1108考虑足够的延迟来稳定带隙基准1100。在该延迟之后,startzeroing信号被改变为逻辑高状态。振荡器1100开始生成ck_ref信号,ck_ref信号是时钟信号。响应于ck_ref信号,收敛逻辑块1104和放大器相位控制逻辑块1120两者开始生成它们的输出。在上述收敛方法下,带隙基准1100被配置成生成温度稳定的基准电压。
[0120]
图12图示了根据本公开的各种实施例的图11中所示的基准核块的示意图。基准核块1106的结构类似于图3中所示的结构,因此在本文中不讨论相同的部分,以避免重复。
[0121]
如图12中所示,基准核块1106包括多个输入端子ph11、ph12、ph13、ph21、ph22、ph23、ph31、ph32、ph33、t1、t2和t3。返回参考图11,输入端子ph11

ph33和t1

t3耦合到收敛逻辑块1104。收敛逻辑块1104生成用于控制基准核块1106的开关的栅极驱动信号。通过输入端子ph11

ph33和t1

t3,栅极驱动信号被馈送到基准核块1106中。
[0122]
如图12中所示,基准核块1106还包括两个信号端子bgon和bgondel。返回参考图11,信号端子bgon和bgondel分别耦合到输入端子和启动块1102。如图12中所示,两个晶体管mp4和mn1分别由启动信号bgon和bgondel驱动,以便初始化图11中所示的偏移补偿放大器1124的输出otaout。这两个晶体管的作用是迫使带隙基准1100在初始步骤中以非零电流操作。
[0123]
如图12中所示,基准核块1106还包括输入端子ota_out、以及输出端子v
bg
、plus和minus。返回参考图11,输出端子plus和minus耦合到偏移补偿放大器1124的两个输入。输入端子ota_out耦合到偏移补偿放大器1124的输出。输出端子v
bg
耦合到偏移补偿缓冲器1122。
[0124]
晶体管mp1、mp2和mp3形成电流镜。采用电流镜,来在偶极子(例如dipole_a、dipole_b和dipole_out)中施加相同的电流。图12中所示的切换元件被用于实现转动控制机制,转动控制机制交换p型晶体管(mp1、mp2和mp3)的作用,并且允许收敛到dipole_a和dipole_b的平衡点。开关(g1

g3、g11

g13、g21

g23和g31

g33)由从收敛逻辑块1104生成的控制信号驱动。
[0125]
电容器c1、c2和c3被用来存储被施加到晶体管mp1

mp3的栅极驱动电压。上面已经关于图3

图9描述了电容器c1

c3的功能。dipole_out被配置成生成温度补偿电压。dipole_a和dipole_b是一般的偶极子,上面已经关于图2

图3对它们进行了描述。
[0126]
在一些实施例中,dipole_a和dipole_b的电流

电压曲线满足以下等式:
[0127][0128]
其中i
a
是流过dipole_a的电流,并且i
b
是流过dipole_b的电流。v是跨dipole_a和dipole_b的电压。应当注意,跨dipole_a的电压等于跨dipole_b的电压。
[0129]
应当注意,上面图5、图7和图9示出了dipole_a和dipole_b的电流

电压曲线满足等式(1)。
[0130]
图13图示了根据本公开的各种实施例的图11中所示的收敛逻辑块的示意图。收敛逻辑块1104包括第一锁存器401、第二锁存器402和第三锁存器403。收敛逻辑块1104还包括六个或门411、422、433、441、442和443。收敛逻辑块1104还包括六个与门412、423、431、413、421和432。锁存器、或门和与门的操作原理在本领域中是众所周知的,因此在本文中不进行讨论。
[0131]
收敛逻辑块1104被配置成接收startzeroing信号和ck_ref信号。基于所接收的信号,采用收敛逻辑模块1104来提供控制信号的正确序列,以用于控制基准核块1106中的所有切换元件(g1

g3、g11

g13、g21

g23和g31

g33)。
[0132]
带隙基准1100被配置成在两个不同的阶段中操作,即启动阶段和偏移补偿阶段。在启动阶段中,信号t1、t2和t3将它们相应的开关驱动到正常导通状态(开关t1

t3闭合)。这允许在电流镜的所有p型晶体管中以初始电流正常启动。
[0133]
在偏移补偿阶段中,响应于该阶段改变,startzeroing信号具有从逻辑低状态到逻辑高状态的转变。响应于startzeroing信号的转变,振荡器1110开始生成ck_ref信号,从而允许逻辑输出的演变。在每个时钟周期处,电流镜的p型晶体管的作用被交换。这有助于补偿电流镜的偏移。通过上述收敛控制方法,两个偶极子(dipole_a和dipole_b)都在平衡点处操作,以减小电流镜的偏移的影响。
[0134]
图14图示了根据本公开的各种实施例的由图13中所示的收敛逻辑块生成的p型晶体管栅极驱动波形。图14的水平轴表示时间的间隔。存在三个垂直轴。第一垂直轴y1表示栅极驱动信号t1的波形。第二垂直轴y2表示栅极驱动信号t2的波形。第三垂直轴y3表示栅极驱动信号t3的波形。
[0135]
返回参考图13,采用栅极驱动信号t1,来控制被放置在放大器的输出与晶体管mp1的栅极之间的开关g1。采用栅极驱动信号t2,来控制被放置在放大器的输出与晶体管mp2的栅极之间的开关g2。采用栅极驱动信号t3,来控制被放置在放大器的输出与晶体管mp3的栅极之间的开关g3。
[0136]
在第一时刻t1之前,带隙基准1100在启动阶段中操作,t1、t2和t3是逻辑高状态的。在t1之后,带隙基准在偏移补偿阶段中操作。如图14中所示,从t1到t2,t2是逻辑高状态的,并且t1和t3是逻辑低状态的。由于t2是逻辑高状态的,晶体管mp2由放大器的输出(ota_out)驱动。晶体管mp1和mp3由它们相应的电容器(c1和c3)偏置。如图14中所示,从t2到t3,t3是逻辑高状态的,并且t1和t2是逻辑低状态的。由于t3是逻辑高状态的,晶体管mp3由放大器的输出(ota_out)驱动。晶体管mp1和mp2由它们相应的电容器(c1和c2)偏置。如图14中所示,从t3到t4,t1是逻辑高状态的,并且t2和t3是逻辑低状态的。由于t1是逻辑高状态的,晶体管mp1由放大器的输出(ota_out)驱动。晶体管mp2和mp3由它们相应的电容器(c2和c3)偏置。在接下来的时钟周期中,如图14中所示,mp1、mp2和mp3的作用转动。
[0137]
图15图示了根据本公开的各种实施例的由图13中所示的收敛逻辑块生成的各种栅极驱动信号。图15的水平轴表示时间的间隔。存在六个垂直轴。第一垂直轴y1表示栅极驱动信号ph11的波形。第二垂直轴y2表示栅极驱动信号ph12的波形。第三垂直轴y3表示栅极驱动信号ph13的波形。第四垂直轴y4表示栅极驱动信号ph21的波形。第五垂直轴y5表示栅极驱动信号ph22的波形。第六垂直轴y6表示栅极驱动信号ph23的波形。
[0138]
返回参考图12,采用栅极驱动信号ph11,来控制开关g11的导通/关断。采用栅极驱动信号ph12,来控制开关g12的导通/关断。采用栅极驱动信号ph13,来控制开关g13的导通/关断。采用栅极驱动信号ph21,来控制开关g21的导通/关断。采用栅极驱动信号ph22,来控制开关g22的导通/关断。采用栅极驱动信号ph23,来控制开关g23的导通/关断。
[0139]
在第一时刻t1之前,带隙基准1100在启动阶段中操作。ph11和ph22是逻辑高状态的。在t1之后,带隙基准在偏移补偿阶段中操作。
[0140]
在偏移补偿阶段中,栅极驱动信号满足以下转动规则:
[0141]
ph
ii
=ph
i 1i 1
ꢀꢀꢀ
(2)
[0142]
ph
ij
=ph
i 1j 1
ꢀꢀꢀ
(3)
[0143]
其中,i和j在从1到3的范围内。当i 1大于3时,索引被重置为1。同样,当j 1大于3时,索引被重置为1。例如,如图15中所示,ph
11
=ph
22
,并且ph
13
=ph
21

[0144]
图16图示了根据本公开的各种实施例的图11中所示的偏移补偿放大器的示意图。偏移补偿放大器1124包括主运算跨导放大器(ota)1602和误差调整ota 1604。如图16中所示,主ota 1602具有耦合到minus节点的反相输入,并且具有耦合到plus节点的非反相输入。主ota 1602具有两个次输入。主ota 1602的第一次输入adj 耦合到节点offsetcomp。主ota 1602的第二次输入adj

耦合到节点refoffset。节点offsetcomp通过开关s17耦合到节点refoffset。如图16中所示,开关s17由信号nstart控制。refoffset节点通过开关s16耦合到minus节点。如图16中所示,开关s16由信号startzeroing控制。
[0145]
如图16中所示,误差调整ota 1604具有耦合到minus节点的反相输入,并且具有耦合到plus节点的非反相输入。误差调整ota 1604具有两个次输入。误差调整ota 1604的第一次输入adj 耦合到节点minus。误差调整ota 1604的第二次输入adj

耦合到节点erradj。节点erradj通过开关s13耦合到误差调整ota 1604的输出。如图16中所示,开关s13由相位cd信号控制。误差调整ota 1604的输出通过开关s14和s15耦合到offsetcomp节点。如图16中所示,开关s14和s15并联耦合。开关s14由相位ab信号控制。开关s15由nstart信号控制。
[0146]
图16还图示了耦合在节点erradj与地之间的电容器c4、以及耦合在节点offsetcomp与地之间的电容器c5。反相器1606被配置成接收startzeroing信号,并且将该信号转换为nstart信号。采用启用信号otaen,来控制主ota 1602和误差调整ota 1604。
[0147]
返回参考图11,放大器相位控制逻辑块1120被配置成生成相位ab信号和相位cd信号。相位ab信号和相位cd信号被馈送到偏移补偿放大器1124中。相位ab信号和相位cd信号是两个互补的时钟信号。这两个信号的功能是驱动偏移补偿放大器1124的开关(例如,s11、s12、s13和s14)。
[0148]
在操作中,在偏移补偿阶段期间,偏移补偿放大器1124被配置成在两种不同的操作模式中操作。在第一操作模式中,相位ab信号为逻辑低,并且相位cd信号为逻辑高。偏移补偿放大器1124在放大器偏移补偿模式中操作。在放大器偏移补偿模式中,开关s11被关断
并且开关s12被导通。作为导通开关s12的结果,误差调整ota 1604的主输入被短路。开关s13被导通并且开关s14被关断。次输入adj

与误差调整ota 1604的输出闭环,并且次输入adj 被用作基准输入。以该方式,误差调整ota 1604施加被存储在电容器c4中的放大器偏移补偿电压。
[0149]
在第二操作模式中,相位ab信号为逻辑高,并且相位cd信号为逻辑低。开关s12和s13被关断。开关s11和s14被导通。误差调整ota 1604被偏移补偿。误差调整ota 1604被用来补偿主ota 1602的偏移。补偿电压被存储在电容器c5中。
[0150]
在一些实施例中,主ota 1602被配置成在连续模式中操作。采用主ota 1602的次输入adj 和adj

,来提供偏移调整。返回参考图11和图12,偏移补偿放大器1124的minus输入耦合到dipole_a。minus输入被用来建立用于误差调整ota 1604和主ota 1602两者的基准点。
[0151]
在启动阶段中,误差调整ota 1604的反相输入和非反相输入被短路。主ota 1602的次输入adj

与误差调整ota 1604的输出短路。c4由误差调整ota 1604的输出充电至接近于节点minus上的电压的值。在启动阶段中,nstart信号为逻辑高状态的。开关s15和s17被导通。响应于s17的导通,主ota 1602的次输入adj 和adj

被短路。响应于s15的导通,主ota 1602的次输入adj 和adj

耦合到误差调整ota 1604的输出。节点refoffset和offsetcomp被短路,并且由误差调整ota 1604的输出充电至接近于节点minus上的电压的值。
[0152]
在偏移补偿阶段中,startzeroing信号为逻辑高状态的。开关s16被导通。节点refoffset耦合到minus。节点erradj上的电压等于偏移补偿电压。该电压被存储在c4中。节点offsetcomp上的电压由误差调整ota 1604的输出驱动。节点offsetcomp上的电压被存储在c5中。
[0153]
在偏移补偿阶段期间,相位ab信号和相位cd信号被施加到偏移补偿放大器1124。当相位ab信号为逻辑低状态的并且相位cd信号为逻辑高状态的时,开关s11和s14被关断(断开),并且开关s12和s13被导通(闭合)。放大器偏移补偿电压被刷新并且被存储在电容器c4中。在接下来的时钟周期中,相位ab信号为逻辑高状态的,并且相位cd信号为逻辑低状态的。开关s11和s14被导通(闭合),并且开关s12和s13被关断(断开)。主ota 1602的偏移补偿被刷新。
[0154]
在启动阶段中,对主ota 1602和误差调整ota 1604的基准电容器(例如c5和c4)进行充电是基本的。基准电容器的充电值必须足够接近主ota 1602和误差调整ota 1604的工作点。在一些实施例中,基准电容器被充电至接近于节点minus上的电压的值。节点minus是低阻抗节点,并且该节点上的电压在瞬变期间稳定。
[0155]
应当注意,电容器c4和c5不能被直接加载,因为直接加载c4和c5可以引起长的启动过程。在一些实施例中,电容器c4和c5由误差调整ota 1604充电。误差调整ota 1604有助于加速电容器c4和c5的充电过程。
[0156]
图17图示了根据本公开的各种实施例的图16中所示的偏移补偿放大器的各种波形。图17的水平轴表示时间的间隔。存在两个垂直轴。第一垂直轴y1表示v
bg
、minus、plus和otaout的信号。第二垂直轴y2表示节点erradj、minus、refoffset和offsetcomp上的信号。
[0157]
第一波形1701是v
bg
(在图11中示出)的信号。第二波形1702是节点minus(在图16中示出)上的信号。第三波形1703是在节点plus(在图16中示出)上的信号。第四波形1704是在
节点otaout(在图16中示出)上的信号。第五波形1705是在节点erradj上的信号。第六波形1706是在节点minus上的信号。第七波形1707是在节点refoffset(在图16中示出)上的信号。第八波形1708是在节点offsetcomp(在图16中示出)上的信号。
[0158]
在第一时刻t1之前,带隙基准1100在启动阶段中操作。在t1之后,带隙基准在偏移补偿阶段中操作。在启动阶段期间,otaout被充电至接近于节点minus上的电压的值。在ota被稳定之后,plus的值等于minus的值。在启动阶段期间,在ota稳定之后,erradj、refoffset和offsetcomp被充电至接近于节点minus上的电压的值。
[0159]
图18图示了根据本公开的各种实施例的图16中所示的偏移补偿放大器的其他波形。图18的水平轴表示时间的间隔。存在四个垂直轴。第一垂直轴y1表示startzeroing的信号。第二垂直轴y2表示nstart的信号。第三垂直轴y3表示相位ab信号。第四垂直轴y4表示相位cd信号。
[0160]
第一波形1801是startzeroing的信号。第二波形1802是nstart的信号。第三波形1803是相位ab信号。第四波形1804是相位cd信号。
[0161]
在第一时刻t1之前,带隙基准1100在启动阶段中操作。在t1之后,带隙基准在偏移补偿阶段中操作。在启动阶段期间,电流镜偏移补偿机制和放大器偏移补偿机制两者未被激活。此外,振荡器未被激活。在偏移补偿阶段期间,如图18中所示,相位ab信号和相位cd信号被施加到偏移补偿放大器。
[0162]
图19图示了根据本公开的各种实施例的图11中所示的偏移补偿缓冲器的示意图。除了内部节点连接由于缺少反相级而不同之外,偏移补偿缓冲器1122类似于图16中所示的偏移补偿放大器1124。偏移补偿缓冲器1122的外部信号和开关配置与图16中所示的偏移补偿放大器1124的那些类似,因此在本文中不进行讨论。
[0163]
尽管已经详细描述了本公开的实施例及其优点,但是应当理解,在不脱离由所附权利要求限定的本公开的精神和范围的情况下,可以在本文中进行各种改变、替换和变更。
[0164]
此外,本技术的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、部件、方法和步骤的特定实施例。如本领域普通技术人员将从本公开的公开内容中容易地理解的,目前存在或以后将要开发的、执行与本文描述的对应实施例实质上相同功能或实现实质上相同结果的过程、机器、制造、物质组成、部件、方法或步骤可以根据本公开来被利用。因此,所附权利要求旨在将这种过程、机器、制造、物质组成、部件、方法或步骤包括在它们的范围内。
转载请注明原文地址:https://win.8miu.com/read-750448.html

最新回复(0)