本发明涉及电子电路技术领域，尤其涉及一种ADC抗干扰提升系统及方法。
背景技术
MCU(Microcontroller Unit，微控制单元)芯片内部包含ADC(Analog-to-Digital Converter，模拟数字转换器)模块，RC(Resistor-Capacitance，电阻电容)模块和IO(Input-Output，输入输出)模块，RC模块和IO模块对ADC模块有比较大的干扰，其中，IO模块中往往具有较强的灌电流输出能力，即IO模块的NMOS管对MCU芯片的接地端有较大电流。假设接地端电阻为0，IO模块输出电流较大，那么ADC模块的接地端便不是零电位，而是有几十毫伏甚至几百毫伏的电压，将会极大影响ADC模块的精度。因此，控制ADC模块接地端电压，同时，提升ADC抗干扰性能成为目前需要解决的技术问题。
技术实现要素：
本发明提供一种ADC抗干扰性能提升系统及方法，用于解决现有技术中无法准确控制ADC模块接地端电压，ADC抗干扰性能低的问题。
第一方面，本发明提供一种ADC抗干扰性能提升系统，包括：ADC接地端、ADC模块和N阱，
ADC接地端，用于为ADC模块提供独立接地端；
N阱，用于将ADC接地端和ADC模块进行物理隔离。
可选地，ADC接地端、ADC模块和N阱处于MCU内部，MCU还包括IO模块和RC模块。
可选地，ADC抗干扰性能提升系统还包括：IO模块和RC模块。
可选地，将ADC接地端单独封装到MCU外部接地端。
可选地，N阱将ADC接地端分别与IO模块和RC模块进行物理隔离；N阱将ADC模块分别与IO模块和RC模块进行物理隔离。
可选地，ADC接地端连接ADC模块的接地端。
可选地，IO模块和RC模块连接第一接地端，ADC接地端与第一接地端处于两个网络层。
可选地，ADC接地端与ADC模块的接地端之间包括寄生电阻，ADC模块的接地端与ADC接地端之间存在电压差。
可选地，N阱处于晶圆P衬底上。
另一方面，本发明提供一种ADC抗干扰性能提升方法，包括：为ADC模块提供独立接地端；将ADC接地端和ADC模块进行物理隔离。
由上述技术方案可知，本发明包括：ADC接地端、ADC模块和N阱，ADC接地端，用于为ADC模块提供独立接地端；N阱，用于将ADC接地端和ADC模块进行物理隔离。本发明通过提供ADC独立接地端控制ADC模块接地端电压，同时采用N阱进行物理隔离，从而提升ADC抗干扰性能。
附图说明
图1为本发明一实施例提供的一种ADC抗干扰性能提升系统的结构示意图；
图2为本发明一实施例提供的一种MCU内部模块的电路示意图；
图3为本发明一实施例提供的一种ADC抗干扰性能提升系统的电路示意图；
图4为本发明一实施例提供的一种物理隔离的剖面示意图；
图5为本发明另一实施例提供的一种ADC抗干扰性能提升方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。
图1示出了本发明一实施例提供的ADC抗干扰性能提升系统的结构示意图，如图1所示，本实施例的提升系统包括：ADC接地端、ADC模块和N阱。
在具体实施例中，ADC接地端11用于为ADC模块12提供独立接地端，N阱13用于将ADC接地端11和ADC模块12进行物理隔离。ADC接地端11连接ADC模块12的接地端，两接地端之间的寄生电阻较小，不存在与其他模块的共用寄生电阻，ADC接地端11直接与外部地连接，从而确保ADC模块12的接地端电压较小，提高ADC的精度。同时，将ADC接地端11和ADC模块12用N阱进行包围，对ADC接地端11和ADC模块12进行物理隔离，使其不受其他模块的干扰，从而提升ADC抗干扰性能。
在具体实施例中，ADC抗干扰性能提升系统可处于MCU内部作为MCU芯片的内部模块，同时还可单独作为电子电路设计的一部分，例如，在版图设计中，焊板包括IO模块和RC模块，ADC模块12与IO模块和RC模块连接，为了减少IO模块和RC模块对ADC模块12的干扰，可在版图设计中增加ADC接地端11为ADC模块12提供独立接地端，同时增加N阱13，将ADC接地端11和ADC模块12分别与IO模块和RC模块进行物理隔离。
在MCU芯片版图设计中，ADC接地端11连接ADC模块12的接地端，为ADC模块12提供独立接地端，将ADC接地端11单独封装到MCU外部接地端，MCU芯片内部的IO模块和RC模块共用MCU内部接地端，ADC接地端11和MCU内部接地端处于两个网络层，即ADC接地端11和IO模块以及RC模块没有了共用寄生电阻，即使IO模块和RC模块有大电流，也不会抬升ADC模块12接地端的电位，可提高ADC模块12的精度。
在版图设计中，N阱12包围ADC接地端11和ADC模块12，将ADC接地端11和ADC模块12分别与IO模块和RC模块进行物理隔离，隔离IO模块和RC模块对ADC模块的影响，可提升ADC模块的抗干扰性能。
图2示出了本发明一实施例提供的MCU内部模块的电路示意图，如图2所示，本实施例的MCU内部模块包括ADC模块、IO模块和RC模块。
在具体实施例中，ADC模块、IO模块和RC模块连接共同的接地端GND，电阻R1、R2、R3分别为导线的寄生电阻，ADC模块对GND有电流I1，RC模块对GND有电流I2，由于IO模块具有较强的灌电流输出能力，即IO模块的NMOS管对GND有较大电流I3，IO模块与ADC模块有共同的寄生电阻R3。假设GND为零电位，R3的远地端电位为(I1 I2 I3)*R3，I3如果比较大，那么ADC模块的GND便不是零电位，而是有几十毫伏甚至几百毫伏的电压，将会极大影响ADC模块的精度，此时ADC的抗干扰性能较差。
图3示出了本发明一实施例提供的ADC抗干扰性能提升系统的电路示意图，如图3所示，本实施例ADC抗干扰性能提升系统包括ADC接地端、N阱、ADC模块、IO模块和RC模块。
在具体实施例中，ADC接地端GNDA为ADC模块提供独立接地端，GNDA连接ADC模块的接地端GND。GNDA与ADC模块的接地端GND之间包括寄生电阻R1，ADC模块对GNDA有电流I1，RC模块对GND1有电流I2，由于IO模块具有较强的灌电流输出能力，即IO模块的NMOS管对GND1有较大电流I3。
抗干扰性能提升系统处于MCU内部时，MCU版图设计中可增加一个GNDA焊盘，将ADC接地端单独封装到MCU外部接地端，抗干扰性能提升系统为电路设计的一部分时，将ADC接地端单独连接到版图设计的外部接地端，即确保GNDA为零电位。
ADC模块的接地端GND与GNDA之间存在电压差I1*R1，IO模块和RC模块连接第一接地端GND1，GNDA与GND1不连接在一起，没有共有寄生电阻，GNDA与GND1处于版图设计的两个网络层。IO模块的大电流I3对ADC模块的接地端没有影响，ADC模块的精度不受到IO模块和RC模块的影响，有利于提升ADC模块的抗干扰性。
N阱将ADC接地端和ADC模块分别与IO模块和RC模块进行物理隔离，即ADC接地端和ADC模块分别用N阱包围，使其和其他模块进行物理隔离，使得ADC模块不受到IO模块和RC模块的影响，从而进一步提升ADC模块的抗干扰性能。
图4示出了本发明一实施例提供的物理隔离的剖面示意图，如图4所示，本实施例物理隔离包括N阱和P衬底。
在具体实施例中，采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，即N阱处于晶圆的P衬底上，将ADC接地端和ADC模块放到N阱里面可隔离P衬底的噪声，同时，N阱将ADC接地端和ADC模块包围，与版图上的其他模块进行物理隔离，降低其他模块对ADC模块的影响，从而提升ADC模块的抗干扰性。
图5示出了本发明一实施例提供的ADC抗干扰性能提升方法的流程示意图，如图5所示，本实施例的提升方法，包括：
501、为ADC模块提供独立接地端；
502、将ADC模块和ADC接地端进行物理隔离。
由于上述方法是基于提升系统基础上，因此，本方法在工作原理与上述提升系统的原理相同，在此不再赘述。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
本领域普通技术人员可以理解：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。
