一种通道随机化减小失配误差的MDAC电路的制作方法

一种通道随机化减小失配误差的mdac电路
技术领域
1.本发明涉及一种流水线模数转换器的mdac设计，特别是涉及一种通道随机化减小电容失配误差的mdac电路，属于模数转换器领域。


背景技术：

2.在流水线模数转换器设计中，通常mdac电路采用开关电容电路实现，在实际电路中，由于存在工艺偏差等，电容值在制造过程中会偏离理想值，进而影响mdac的输出，即mdac的传输曲线会受到电容失配的影响，造成mdac输出误差，从而影响整个adc线性度。


技术实现要素：

3.本发明的目的在于克服现有技术的不足之处，提供一种通道随机化减小电容失配误差的mdac电路，用于提高整个mdac和模数转换器的性能。
4.本发明的上述目的主要是通过如下技术方案予以实现的：
5.一种通道随机化减小失配误差的mdac电路，包括四通道采样开关电容阵列和一个余量放大器模块，在采样阶段，随机从四通道采样开关电容阵列中选择一个通道进行输入信号的采样，并且在三个连续采样周期内同一个通道最多只进行一次采样，采样信号发送给余量放大器模块进行放大输出，实现失配误差平均化，减小失配误差对电路产生的影响。
6.四通道采样开关电容阵列，由四个结构完全相同的采样开关电容阵列组成；
7.第m个通道的采样开关电容阵列包括采样开关sws_pm和sws_nm、采样电容csp_m和csn_m、参考电平开关swdi_pm和swdj_nm、电容复位开关swr_m和swc_m和swh_m、传输开关swt_pm和swt_nm；m＝1，2，3，4；
8.采样电容csp_m的第一端同时与采样开关sws_pm、参考电平开关swdi_pm的一端连接，采样开关sws_pm的另一端连接输入信号vp，参考电平开关swdi_pm的另一端连接参考电压di，i＝0或1；采样电容csn_m的第一端同时与采样开关sws_nm、参考电平开关swdj_nm的一端连接，采样开关sws_nm的另一端连接输入信号vn，参考电平开关swdj_nm的另一端连接参考电压dj，j＝0或1；
9.采样电容csp_m的第一端和csn_m的第一端之间通过电容复位开关swr_m相连，采样电容csp_m的第二端同时与电容复位开关swc_m、swh_m以及传输开关swt_pm的一端连接，采样电容csn_m的第二端同时与电容复位开关swc_m、swh_m的另一端连接，传输开关swt_nm的一端与采样电容csn_m的第二端连接，传输开关swt_pm的另一端作为第m个通道的采样开关电容阵列的正输出端与余量放大器模块的正输入端连接，传输开关swt_nm的另一端作为第m个通道的采样开关电容阵列的负输出端与余量放大器模块的负输入端连接。
10.参考电压d0代表低参考电平，参考电压d1代表高参考电平；
11.i＝0时，j＝1；i＝1时，j＝0。
12.在余量放大器模块的一个工作周期内，四个通道的采样开关电容阵列中，一个通道的采样开关电容阵列工作在采样时序，一个通道的采样开关电容阵列工作在保持时序，
剩余两个通道的采样开关电容阵列工作在复位时序；
13.第m个通道的采样开关电容阵列中，sws_pm、sws_nm、swh_m只在采样时序导通，在其他时序关断；开关swdi_pm、swdj_nm、swt_pm、swt_nm只在保持时序导通，在其他时序关断；开关swr_m、swc_m只在复位时序导通，在其他时序关断。
14.对于每个通道的采样开关电容阵列，采样时序和保持时序是不交叠的时钟相位，保持时序和采样时序之间间隔余量放大器模块的一个工作周期；复位时序出现在每个采样时序开始前。
15.所述余量放大器模块为差分结构，包括输入复位开关swa_in、输出复位开关swa_out、反馈电容cf1和cf2、以及放大器amp；
16.放大器amp的正输入端同时连接复位开关swa_in、反馈电容cf1的一端，复位开关swa_in的另一端同时连接放大器amp的负输入端和反馈电容cf2的一端，放大器amp的负输出端同时连接反馈电容cf1的另一端和输出复位开关swa_out的一端，放大器amp的正输出端同时连接反馈电容cf2的另一端和输出复位开关swa_out的另一端；
17.放大器amp的正输入端作为余量放大器模块的正输入端，放大器amp的负输入端作为余量放大器模块的负输入端；放大器amp的正输出端作为余量放大器模块的正输出端，放大器amp的负输出端作为余量放大器模块的负输出端。
18.在余量放大器模块的每个工作周期开始时刻，放大器amp接收到复位信号φ
a
时，进入复位阶段，对输入端和输出端进行复位；在工作周期的其他时刻对接收的信号进行放大、输出。
19.复位开关swa_in和swa_out只在放大器amp的复位阶段φ
a
导通，在其他时刻关断。
20.本发明与现有技术相比的有益效果是：
21.(1)本发明在基础的mdac结构上，采用四通道采样开关电容阵列和一个余量放大器结构，通过四个通道采样开关电容阵列的随机采样工作，减小电容失配误差。
22.(2)本发明采用的多通道采样开关电容阵列，各通道结构完全一致，可根据系统要求设计合适的采样开关电容阵列，再进行多通道采样开关电容阵列的设计，技术可移植性强。
23.(3)本发明根据通道情况设计匹配的时序信号，设计空间大。
附图说明
24.图1是本发明通道随机化减小失配误差的mdac电路示意图；
25.图2为本发明整体mdac工作时序示意图；
26.图3为本发明整体mdac在φ
a
阶段电路示意图；
27.图4为本发明整体mdac采样阶段φ
s
_1电路示意图；
28.图5为本发明整体mdac保持阶段φ
h
_1电路示意图。
具体实施方式
29.下面结合附图对本发明作进一步详细的描述：
30.本发明提供一种四通道采样开关电容阵列mdac电路，通过通道随机化减小mdac电容失配，进而提高整个流水线模数转换器的性能。
31.如图1所示，本发明的mdac电路，由四通道采样开关电容阵列100和一个余量放大器模块200构成。通过在采样阶段，随机从四通道采样开关电容阵列中选择一个通道进行输入信号的采样，将采样电容失配误差平均化，进而减小电容失配对电路产生的影响。
32.四通道采样开关电容阵列100，由四个结构完全相同的采样开关电容阵列组成，第m通道采样开关电容阵列包括采样开关sws_pm(m＝1，2，3，4。这里设定：m＝1表示第一通道采样开关电容阵列；m＝2表示第二通道采样开关电容阵列；m＝3表示第三通道采样开关电容阵列；m＝4表示第四通道采样开关电容阵列。)和sws_nm、采样电容csp_m和csn_m、参考电平开关swdi_pm和swdj_nm、电容复位开关swr_m和swc_m和swh_m、传输开关swt_pm和swt_nm。
33.采样电容csp_m的第一端同时与采样开关sws_pm、参考电平开关swdi_pm的一端连接，采样开关sws_pm的另一端连接输入信号vp，参考电平开关swdi_pm的另一端连接参考电压di(i＝0，1，d0代表低参考电平，d1代表高参考电平)；采样电容csn_m的第一端同时与采样开关sws_nm，参考电平开关swdj_nm的一端连接，采样开关sws_nm的另一端连接输入信号vn，参考电平开关swdj_nm的另一端连接参考电压dj。i＝0时，j＝1；i＝1时，j＝0。
34.采样电容csp_m的第一端和csn_m的第一端之间通过电容复位开关swr_m相连，采样电容csp_m的第二端和csn_m的第二端之间连接电容复位开关swc_m和swh_m的并联电路，同时，采样电容csp_m的第二端与传输开关swt_pm的一端相连，采样电容csn_m的第二端与传输开关swt_nm的一端相连。
35.四个结构完全相同的采样开关电容阵列的传输开关swt_pm的另一端相连，构成正输出端，与放大器amp的正输入端连接，四个结构完全相同的采样开关电容阵列的传输开关swt_nm的另一端相连，构成负输出端，与放大器amp的负输入端连接。
36.余量放大器模块200为差分结构，由输入复位开关swa_in、输出复位开关swa_out、反馈电容cf1和cf2、以及放大器amp组成。
37.放大器amp的差分输入端之间通过输入复位开关swa_in连接，放大器amp的差分输出端之间通过输出复位开关swa_out连接，并且放大器amp的正输入端和负输出端之间连接有反馈电容cf1，负输入端和正输出端之间连接有反馈电容cf2，放大器amp的正输出端用于输出v
outp
，放大器amp的负输出端用于输出v
outn
。
38.如图2所示，为整个mdac的工作时序，主要由四通道采样开关电容阵列的三个时序φ
s
_m、φ
h
_m和φ
c
_m，以及放大器amp的复位时钟φ
a
组成。
39.第m个通道的采样开关电容阵列的时序包括采样时序φ
s
_m和保持时序φ
h
_m，以及采样电容的复位时序φ
c
_m。对于每个通道来说，φ
s
_m和φ
h
_m是不交叠的时钟相位，φ
h
_m和φ
s
_m之间间隔余量放大器模块的一个工作周期，φ
c
_m只在每个采样时序φ
s
_m开始前出现；对于放大器amp来说一个工作周期为t
a
，在每个工作周期t
a
开始时有一个复位信号φ
a
，放大器amp在复位时序φ
a
对输入和输出进行复位，在其他时刻进行放大、输出；对于整个mdac来说，四个通道的采样时序φ
s_
1、φ
s_
2、φ
s_
3、φ
s_
4为随机产生的，并且满足：在放大器amp的每个工作周期t
a
中，有且仅有一个通道的采样开关电容阵列进行输入信号的采样，并且在三个连续工作周期t
a
内同一个通道最多只进行一次采样。
40.具体的，开关sws_p1、sws_n1、swh_1只在采样阶段φ
s_
1导通，在其他时刻关断；开关swdi_p1、swdj_n1、swt_p1、swt_n1只在保持阶段φ
h_
1导通，在其他时刻关断；开关swr_1、
swc_1只在电容复位阶段φ
c_
1导通，在其他时刻关断。开关sws_p2、sws_n2、swh_2只在采样阶段φ
s_
2导通，在其他时刻关断；开关swdi_p2、swdj_n2、swt_p2、swt_n2只在保持阶段φ
h_
2导通，在其他时刻关断；开关swr_2、swc_2只在电容复位阶段φ
c_
2导通，在其他时刻关断。开关sws_p3、sws_n3、swh_3只在采样阶段φ
s_
3导通，在其他时刻关断；开关swdi_p3、swdj_n3、swt_p3、swt_n3只在保持阶段φ
h_
3导通，在其他时刻关断；开关swr_3、swc_3只在电容复位阶段φ
c_
3导通，在其他时刻关断。开关sws_p4、sws_n4、swh_4只在采样阶段φ
s_
4导通，在其他时刻关断；开关swdi_p4、swdj_n4、swt_p4、swt_n4只在保持阶段φ
h_
4导通，在其他时刻关断；开关swr_4、swc_4只在电容复位阶段φ
c_
4导通，在其他时刻关断。开关swa_in和swa_out只在放大器amp的复位阶段φ
a
导通，在其他时刻关断。
41.四个通道的采样时序在实际工作时为随机时序，图2为时序示意图，以图2中第一通道对输入信号进行采样的采样6阶段为例，说明整体mdac工作情况。
42.如图3所示，以第一通道准备进行采样6阶段为例，放大器amp的复位时钟φ
a
下，开关swa_in和swa_out导通，由相位φ
s
_1、φ
s
_2、φ
s
_3、φ
s
_4、和φ
h
_1、φ
h
_2、φ
h
_3、φ
h
_4控制的开关关断，第一个采样开关电容阵列准备采样，由复位开关φ
c
_1控制的开关导通，由φ
c
_2、φ
c
_3、φ
c
_4控制的开关关断。四通道采样开关电容阵列100中，swr_1和swc_1导通，其余开关全部关断，csp_1的一端通过swr_1和csn_1的一端相连，csp_1的另一端通过swc_1和csn_1的另一端相连。余量放大器模块200中，开关swa_in和swa_out关断，放大器amp的正输入端和负输入端相连，正输出端和负输出端相连。并且正输入端通过反馈电容cf1与负输出端相连，负输入端通过反馈电容cf2与正输出端相连。
43.如图4所示，以第一通道进入采样6阶段为例，第一个通道采样开关电容阵列的采样时序φ
s_
1下，由相位φ
s_
1和φ
h_
3控制的开关导通，由相位φ
s_
2、φ
s_
3、φ
s_
4、φ
h_
1、φ
h_
2、φ
h_
4、φ
c_
1、φ
c_
2、φ
c_
3、φ
c_
4和φ
a
控制的开关关断。采样电容csp_1、csn_1的一端分别连接到mdac的输入vp和vn，采样电容csp_1、csn_1的另一端通过开关swh_1短接到一起。采样电容csp_3、csn_3的一端分别连接到参考信号d0或d1。具体连接到哪个参考电平由流水级中dac产生的数字码来决定，数字码只有0和1两种情况。在这里设定，数字码为0时，csp_m连接到d0，csn_m连接到d1，数字码为1时，csp_m连接到d1，csn_m连接到d0，两个差分输入端的情况正好相反。采样电容csp_3另一端通过开关swt_p1与放大器正输入端连接，采样电容csn_3另一端通过开关swt_n1与放大器负输入端连接。余量放大器amp的正输入端通过反馈电容cf1与负输出端相连，负输入端通过反馈电容cf2与正输出端相连。
44.如图5所示，以第一通道完成采样6阶段，进入保持阶段φ
h
_1为例，第一个通道的采样开关电容阵列的保持时序φ
h_
1下，由相位φ
h_
1和φ
s_
4控制的开关导通，由相位φ
s_
1、φ
s_
2、φ
s_
3、φ
h_
2、φ
h_
3、φ
h_
4、φ
c_
1、φ
c_
2、φ
c_
3、φ
c_
4和φ
a
控制的开关关断。采样电容csp_1、csn_1的一端分别连接到参考信号d0或d1。采样电容csp_1另一端通过开关swt_p1与放大器正输入端连接，采样电容csn_1另一端通过开关swt_n1与放大器负输入端连接。采样电容csp_4、csn_4的一端分别连接到mdac的输入vp和vn，采样电容csp_4、csn_4的另一端通过开关swh_1短接到一起。余量放大器amp的正输入端通过反馈电容cf1与负输出端相连，负输入端通过反馈电容cf2与正输出端相连。
45.在多个连续的工作周期中，四个通道的采样时序φ
s_
1、φ
s_
2、φ
s_
3、φ
s_
4是随机的，通过随机从四通道采样开关电容阵列中选择一个采样开关电容阵列进行输入信号的采
样，将实际电路中采样电容存在的失配误差平均化，减小由于同一个采样电容阵列持续采样带来的失配累积，进而达到减小mdac电容失配误差的效果。
46.本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。