半导体器件的制造方法与流程

1.本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件的制造方法。


背景技术：

2.在芯片制造生产工艺中，衬底上各区域的器件结构的图形密度不同，可以分为图形密集区和图形稀疏区。在不同密度的图形上沉积薄膜后，薄膜表面会形成较大的高度差，即使在经过化学机械研磨(cmp)工艺后，不同密度的图形上的薄膜厚度仍会不一样，器件表面的平整性差，导致芯片的质量降低。下面以如下两个示例进行具体说明：
3.参阅图1a～图1c，以制作浮栅为例，衬底111包括图形密集区a111和图形稀疏区a112，图形密集区a111上形成有排布密集的浅沟槽隔离结构114，图形稀疏区a112上形成有排布稀疏的浅沟槽隔离结构114；如图1a所示，在衬底111顶面的氧化层112上沉积覆盖浅沟槽隔离结构114的浮栅材料层113之后，图形稀疏区a112的相邻两个浅沟槽隔离结构114之间的浮栅材料层113中形成了第一凹陷115，且第一凹陷115的深度远超出规格；如图1b所示，采用光刻和刻蚀工艺去除高于第一凹陷115底表面的浮栅材料层113，使得图形密集区a111和图形稀疏区a112上的浮栅材料层113的顶面齐平；如图1c所示，采用化学机械研磨工艺继续研磨浮栅材料层113，为了使得浅沟槽隔离结构114顶面上的浮栅材料层113被研磨去除完全，会研磨去除部分厚度的浅沟槽隔离结构114，而由于对浅沟槽隔离结构114的氧化硅的研磨速率比对浮栅材料层113的多晶硅的研磨速率慢，导致在图形稀疏区a112上的浮栅材料层113中形成了深度超出规格的第二凹陷116。因此，在图1a～图1c所示的示例中，采用化学机械研磨工艺之后形成了深度超出规格的凹陷，影响了整个器件表面的平整性；并且，为了减小化学机械研磨工艺时的负载，增加了一道光刻和刻蚀工艺，导致成本增加。
4.参阅图2a～图2c，衬底121包括图形密集区a121和图形稀疏区a122，衬底121上覆盖有第一绝缘层122，图形密集区a121顶面的第一绝缘层122上形成有mim电容器，mim电容器包括自下向上的下层金属层1231、第二绝缘层1232和上层金属层1233；如图2b所示，在第一绝缘层122上形成覆盖mim电容器的第三绝缘层124，由于mim电容器的存在，使得在图形稀疏区a122上的第三绝缘层124中形成深度远超出规格的第一凹陷1241；如图2c所示，采用化学机械研磨工艺研磨第三绝缘层124，由于图形密集区a121上的第三绝缘层124明显高于图形稀疏区a122上的第三绝缘层124，使得研磨的负载很大，且在第一凹陷1241处的第三绝缘层124研磨至所需厚度h1时，图形密集区a121上的第三绝缘层124仍未达到所需厚度h1，图形稀疏区a122上的第三绝缘层124中仍形成了深度超出规格的第二凹陷1242，影响了整个器件表面的平整性。
5.因此，如何提高化学机械研磨工艺后的不同密度图形表面的平整性是目前亟需解决的问题。


技术实现要素：

6.本发明的目的在于提供一种半导体器件的制造方法，能够提高化学机械研磨工艺
后的不同密度图形表面的平整性，进而提高半导体器件的性能。
7.为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
8.提供一衬底，包括第一图形区和第二图形区，所述衬底上覆盖有膜层结构，且所述第二图形区上的膜层结构中形成有凹陷，所述凹陷的深度超出预设规格；
9.形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面；以及，
10.采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，以使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内。
11.可选地，形成所述阻挡层覆盖所述凹陷的步骤包括：
12.形成阻挡层覆盖于所述第一图形区和所述第二图形区上的膜层结构上；
13.采用化学机械研磨工艺研磨去除所述凹陷以外的膜层结构上的阻挡层，且保留所述凹陷处的膜层结构上的阻挡层。
14.可选地，所述第一图形区和所述第二图形区上的膜层结构中均形成有器件结构，且所述第一图形区上的器件结构的排布密度大于所述第二图形区上的器件结构的排布密度；所述凹陷位于所述第二图形区上的相邻两个器件结构之间，且所述凹陷的底壁高于所述器件结构的顶表面。
15.可选地，所述器件结构包括浅沟槽隔离结构，所述浅沟槽隔离结构从所述膜层结构中延伸至所述衬底中；所述膜层结构包括用于制作浮栅或控制栅的栅极材料层。
16.可选地，在形成所述阻挡层覆盖所述凹陷之后且在采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层之前，所述半导体器件的制造方法还包括：
17.刻蚀去除所述凹陷以外的部分厚度的膜层结构，且刻蚀后的所述凹陷以外的膜层结构的顶表面不低于所述凹陷底壁上的阻挡层的顶表面。
18.可选地，采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层的步骤包括：
19.采用化学机械研磨工艺研磨去除所述凹陷表面的阻挡层和所述凹陷以外的高于所述器件结构顶面的至少部分厚度的膜层结构，以使得研磨后的所述凹陷以外的膜层结构的顶表面低于所述凹陷处的膜层结构的顶表面；
20.采用化学机械研磨工艺研磨所述凹陷处和所述凹陷以外的高于所述器件结构顶面的膜层结构以及部分厚度的所述器件结构，且对所述器件结构的研磨速率小于对所述膜层结构的研磨速率，以使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内。
21.可选地，所述第一图形区上的膜层结构中形成有器件结构；或者，所述第一图形区和所述第二图形区上的膜层结构中均形成有器件结构，且所述第一图形区上的器件结构的高度高于所述第二图形区上的器件结构的高度；所述凹陷的底壁高于所述器件结构的顶表面。
22.可选地，所述器件结构包括mim电容器或栅极结构，所述膜层结构包括绝缘介质层。
23.可选地，在形成所述阻挡层覆盖于所述第一图形区和所述第二图形区上的膜层结构上之后且在采用化学机械研磨工艺去除所述凹陷以外的膜层结构上的阻挡层之前，所述半导体器件的制造方法还包括：
24.形成牺牲层覆盖于所述第一图形区和所述第二图形区上的阻挡层上，所述凹陷以外的膜层结构上的牺牲层的顶表面高于所述凹陷处的膜层结构上的牺牲层的顶表面；
25.采用化学机械研磨工艺研磨所述牺牲层，直至暴露出所述凹陷以外的膜层结构上的阻挡层，暴露出的所述凹陷以外的膜层结构上的阻挡层的顶表面与所述凹陷处的膜层结构上剩余牺牲层的顶表面齐平。
26.可选地，采用化学机械研磨工艺去除所述凹陷以外的膜层结构上的阻挡层的步骤包括：
27.采用化学机械研磨工艺研磨去除所述凹陷以外的膜层结构上的阻挡层和所述凹陷处的膜层结构上剩余的牺牲层，对所述牺牲层的研磨速率大于对所述阻挡层的研磨速率。
28.可选地，所述预设规格为100埃。
29.与现有技术相比，本发明的半导体器件的制造方法，对于包括第一图形区和第二图形区的衬底，且所述第二图形区上的膜层结构中形成有深度超出预设规格的凹陷，通过形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面，以及，采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内，提高了化学机械研磨工艺后的不同密度图形表面的平整性，进而提高了半导体器件的性能。
附图说明
30.图1a～图1c是一种采用化学机械研磨工艺制作器件的示意图；
31.图2a～图2c是另一种采用化学机械研磨工艺制作器件的示意图；
32.图3是本发明一实施例的半导体器件的制造方法的流程图；
33.图4a～图4g是图3所示的半导体器件的制造方法中的实施例一的器件示意图；
34.图5a～图5e是图3所示的半导体器件的制造方法中的实施例二的器件示意图。
35.其中，附图1a～图5e的附图标记说明如下：
36.111
‑
衬底；112
‑
氧化层；113
‑
浮栅材料层；114
‑
浅沟槽隔离结构；115
‑
第一凹陷；116
‑
第二凹陷；121
‑
衬底；122
‑
第一绝缘层；1231
‑
下层金属层；1232
‑
第二绝缘层；1233
‑
上层金属层；124
‑
第三绝缘层；1241
‑
第一凹陷；1242
‑
第二凹陷；21
‑
衬底；211
‑
栅介质层；22
‑
栅极材料层；221
‑
凹陷；23
‑
浅沟槽隔离结构；24
‑
阻挡层；31
‑
衬底；32
‑
第一绝缘介质层；321
‑
金属互连结构；331
‑
下层金属层；332
‑
第一绝缘材料层；333
‑
上层金属层；334
‑
第二绝缘材料层；34
‑
第二绝缘介质层；341
‑
凹陷；35
‑
阻挡层；36
‑
牺牲层。
具体实施方式
37.为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非
精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
38.本发明一实施例提供一种半导体器件的制造方法，参阅图3，图3是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
39.步骤s1、提供一衬底，包括第一图形区和第二图形区，所述衬底上覆盖有膜层结构，且所述第二图形区上的膜层结构中形成有凹陷，所述凹陷的深度超出预设规格；
40.步骤s2、形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面；
41.步骤s3、采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，以使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内。
42.下面参阅图4a～图4g和图5a～图5e更为详细的介绍本实施例提供的半导体器件的制造方法，图4a～图4g和图5a～图5e是半导体器件的纵向剖面示意图。
43.按照步骤s1，提供一衬底，包括第一图形区和第二图形区，所述衬底上覆盖有膜层结构，且所述第二图形区上的膜层结构中形成有凹陷，所述凹陷的深度超出预设规格。其中，所述预设规格可以根据制作的半导体器件的种类、性能要求等进行定义，预设规格是指半导体器件制作过程中可以接受的深度要求。所述预设规格可以为100埃。
44.在本发明的一实施例中，所述第一图形区和所述第二图形区的衬底上的膜层结构中均形成有器件结构，且所述第一图形区的衬底上的器件结构的排布密度大于所述第二图形区的衬底上的器件结构的排布密度，即所述第一图形区的衬底上的相邻两个器件结构的间距小于所述第二图形区的衬底上的相邻两个器件结构的间距。
45.其中，在沉积所述膜层结构于所述衬底上时，由于所述第一图形区的衬底上的器件结构的排布密度大于所述第二图形区的衬底上的器件结构的排布密度，使得所述第一图形区的衬底上的相邻两个器件结构之间的空间被填满而无法产生凹陷，而所述第二图形区的衬底上的相邻两个器件结构之间的膜层结构中形成凹陷，所述凹陷的底壁高于所述器件结构的顶表面。所述第二图形区的衬底上的器件结构的排布密度越小(即相邻两个器件结构的间距越大)，则凹陷的深度越大。
46.参阅图4a，所述衬底21包括第一图形区a21和第二图形区a22，所述器件结构为浅沟槽隔离结构23，所述膜层结构为用于制作浮栅或控制栅的栅极材料层22，所述栅极材料层22覆盖所述浅沟槽隔离结构23，所述栅极材料层22与所述衬底21之间还形成有栅介质层211，所述浅沟槽隔离结构23从所述栅极材料层22中经所述栅介质层211延伸至所述衬底21中，所述第一图形区a21上的浅沟槽隔离结构23的排布密度大于所述第二图形区a22上的浅沟槽隔离结构23的排布密度，使得所述第二图形区a22上的相邻两个浅沟槽隔离结构23之间的栅极材料层22中形成一凹陷221，凹陷221的底壁高于所述浅沟槽隔离结构23的顶表面。所述凹陷221的深度超出预设规格，使得所述第一图形区a21和第二图形区a22的衬底21上的栅极材料层22表面的高度差超出预设规格，导致器件的表面平整性降低。其中，所述凹陷221的深度例如为600埃～800埃。
47.或者，在本发明的另一实施例中，所述第一图形区的衬底上的膜层结构中形成有器件结构，所述第二图形区的衬底上的膜层结构中未形成有器件结构，所述器件结构的高度使得所述第二图形区上的膜层结构中形成有深度超出预设规格的凹陷；或者，所述第一
图形区和所述第二图形区的衬底上的膜层结构中均形成有器件结构，且所述第一图形区的衬底上的器件结构的高度明显高于所述第二图形区的衬底上的器件结构的高度，二者的高度差使得所述第二图形区上的膜层结构中形成有深度超出预设规格的凹陷。并且，所述凹陷的底壁高于所述器件结构的顶表面。其中，在沉积覆盖所述膜层结构于所述衬底上，直至所述第二图形区的衬底上的膜层结构达到器件所需高度之后，若仅所述第一图形区的衬底上的膜层结构中形成有器件结构，则所述第一图形区的衬底上的膜层结构中的器件结构越高，则所述第二图形区的衬底上的膜层结构中的凹陷的深度越大；若所述第一图形区和所述第二图形区的衬底上的膜层结构中均形成有器件结构，则所述第一图形区的衬底上的器件结构和所述第二图形区的衬底上的器件结构之间的高度差越大，所述第二图形区的衬底上的膜层结构中的凹陷的深度则越大。
48.所述器件结构可以为mim电容器或栅极结构，所述膜层结构可以为绝缘介质层。
49.以所述第一图形区的衬底上的膜层结构中形成有器件结构，所述第二图形区的衬底上的膜层结构中未形成有器件结构，且所述器件结构为mim电容器为例，参阅图5a，所述衬底31包括第一图形区a31和第二图形区a32，所述衬底31上依次覆盖有第一绝缘介质层32和第二绝缘介质层34，所述第一图形区a31的第一绝缘介质层32上形成有mim电容器，所述第二图形区a32的第一绝缘介质层32上未形成有mim电容器，第二绝缘介质层34掩埋所述mim电容器；在沉积覆盖第二绝缘介质层34于第一绝缘介质层32之后，若所述第二图形区a32上的第二绝缘介质层34的高度h2达到器件要求，则所述第一图形区a31由于mim电容器的存在，使得所述第一图形区a31上的第二绝缘介质层34的顶表面高于所述第二图形区a32上的第二绝缘介质层34的顶表面，即所述第二图形区a32上的第二绝缘介质层34中形成凹陷341，凹陷341的底壁高于所述mim电容器的顶表面。所述凹陷341的深度超出预设规格，使得所述第一图形区a31和第二图形区a32的衬底31上的第二绝缘介质层34表面的高度差超出预设规格，导致器件的表面平整性降低。
50.其中，所述mim电容器包括自下向上的下层金属层331、第一绝缘材料层332和上层金属层333，所述第一绝缘介质层32中形成有金属互连结构321，所述下层金属层331与所述金属互连结构321电连接。所述mim电容器中的下层金属层331的面积可以大于所述第一绝缘材料层332和所述上层金属层333的面积，所述下层金属层331的未被所述第一绝缘材料层332覆盖的顶面上、所述第一绝缘材料层332的侧面上以及所述上层金属层333的侧面和顶面上可以覆盖有第二绝缘材料层334，所述第二绝缘介质层34掩埋所述第二绝缘材料层334。
51.或者，在本发明的其他实施例中，所述第一图形区和所述第二图形区的衬底上的膜层结构中均形成有器件结构，所述第一图形区的衬底上的器件结构的排布密度大于所述第二图形区的衬底上的器件结构的排布密度，且所述第一图形区的衬底上的器件结构的高度高于所述第二图形区的衬底上的器件结构，则使得所述第二图形区的衬底上的膜层结构中形成的凹陷进一步超出预设规格。
52.需要说明的是，所述器件结构和所述膜层结构不仅限于上述实施例的种类，可根据制作的半导体器件的种类选择合适的所述器件结构和所述膜层结构。
53.按照步骤s2，形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面。所述阻挡层的底表面高于所述器件结构的顶表面，即所述第一图形
区和所述第二图形区的衬底上的膜层结构的顶表面均高于所述器件结构的顶表面。
54.形成所述阻挡层覆盖所述凹陷的步骤包括：首先，形成阻挡层覆盖于所述第一图形区和所述第二图形区的衬底上的膜层结构上，所述凹陷以外的膜层结构上的阻挡层的顶表面高于所述凹陷处的膜层结构上的阻挡层的顶表面；然后，采用化学机械研磨工艺研磨去除所述凹陷以外的膜层结构上的阻挡层，且保留所述凹陷处的膜层结构上的阻挡层。其中，位于所述凹陷底壁上的所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面，位于所述凹陷侧壁上的所述阻挡层的顶表面可以与所述凹陷以外的膜层结构的顶表面齐平或者略低于所述凹陷以外的膜层结构的顶表面。
55.在本发明的一实施例中，若所述第一图形区的衬底上的器件结构的排布密度大于所述第二图形区的衬底上的器件结构的排布密度，所述凹陷形成于所述第二图形区的衬底上的相邻两个器件结构之间的膜层结构中，则所述凹陷所占的区域面积很小，使得在采用化学机械研磨工艺研磨去除所述凹陷以外的膜层结构上的阻挡层时，所述凹陷处的膜层结构上的阻挡层不会被研磨，进而使得所述凹陷处的膜层结构上的阻挡层能够被保留。
56.参阅图4b～图4c，形成所述阻挡层24覆盖所述凹陷的步骤包括：首先，如图4b所示，形成阻挡层24覆盖于所述第一图形区a21和所述第二图形区a22上的栅极材料层22上，所述阻挡层24也覆盖所述凹陷221；然后，如图4c所示，采用化学机械研磨工艺研磨去除所述凹陷221以外的栅极材料层22上的阻挡层24，保留所述凹陷221处的栅极材料层22上的阻挡层24。其中，在研磨的过程中，所述凹陷221侧壁顶部的阻挡层24也被研磨去除，以使得所述凹陷221侧壁上的所述阻挡层24的顶表面可以与所述凹陷221以外的栅极材料层22的顶表面齐平或者略低于所述凹陷221以外的栅极材料层22的顶表面。
57.在本发明的另一实施例中，若仅所述第一图形区的衬底上的膜层结构中形成有器件结构，或者，所述第一图形区的衬底上的器件结构的高度高于所述第二图形区的衬底上的器件结构的高度，则在形成所述阻挡层覆盖于所述第一图形区和所述第二图形区的衬底上的膜层结构上之后且在采用化学机械研磨工艺去除所述凹陷以外的膜层结构上的阻挡层之前，所述半导体器件的制造方法还包括：形成牺牲层覆盖于所述第一图形区和所述第二图形区上的阻挡层上，由于所述凹陷的存在，使得所述凹陷以外的膜层结构上的牺牲层的顶表面高于所述凹陷处的膜层结构上的牺牲层的顶表面；以及，采用化学机械研磨工艺研磨所述牺牲层，直至暴露出所述凹陷以外的膜层结构上的阻挡层，暴露出的所述凹陷以外的膜层结构上的阻挡层的顶表面与所述凹陷处的膜层结构上剩余牺牲层的顶表面齐平。其中，由于所述凹陷以外的膜层结构上的牺牲层的顶表面高于所述凹陷处的膜层结构上的牺牲层的顶表面，使得在研磨时，对所述凹陷以外的膜层结构上的牺牲层的研磨速率大于对所述凹陷处的膜层结构上的牺牲层的研磨速率，进而使得研磨至所述凹陷以外的膜层结构上的牺牲层被去除完全时，所述凹陷处的膜层结构上还剩余有部分厚度的牺牲层。
58.并且，采用化学机械研磨工艺去除所述凹陷以外的膜层结构上的阻挡层的步骤包括：采用化学机械研磨工艺研磨去除所述凹陷以外的膜层结构上的阻挡层和所述凹陷处的膜层结构上剩余的牺牲层，对所述牺牲层的研磨速率大于对所述阻挡层的研磨速率，以使得所述凹陷以外的膜层结构上的阻挡层被研磨去除以暴露出膜层结构的同时，所述凹陷处的膜层结构上剩余的牺牲层被研磨去除以暴露出阻挡层。其中，在本实施例中，由于所述第一图形区的衬底上的器件结构所占的区域面积很小，并且，所述凹陷是因为所述第一图形
区的衬底上的器件结构的高度，或者所述第一图形区与所述第二图形区的衬底上的器件结构的高度差而形成，使得所述凹陷至少位于整个所述第二图形区上的膜层结构中，所述凹陷所占的区域面积很大，那么，若所述凹陷处的膜层结构上未形成有牺牲层，在采用化学机械研磨工艺研磨去除所述凹陷以外的膜层结构上的阻挡层时，会导致所述凹陷处的膜层结构上的阻挡层也与研磨垫接触而被研磨去除；因此，在研磨去除所述凹陷以外的膜层结构上的阻挡层时，通过在所述凹陷处的膜层结构上还覆盖有剩余的牺牲层，能够保护所述凹陷处的膜层结构上的阻挡层而避免被研磨去除。参阅5b～图5d，形成所述阻挡层覆盖所述凹陷的步骤包括：首先，如图5b所示，形成阻挡层35覆盖于所述第一图形区a31和所述第二图形区a32上的第二绝缘介质层34上，所述阻挡层35也覆盖所述凹陷341，所述凹陷341以外的第二绝缘介质层34上的阻挡层35的顶表面高于所述凹陷341处的第二绝缘介质层34上的阻挡层35的顶表面；然后，如图5b所示，形成牺牲层36覆盖于所述第一图形区a31和所述第二图形区a32上的阻挡层35上，所述凹陷341以外的第二绝缘介质层34上的牺牲层36的顶表面高于所述凹陷341处的第二绝缘介质层34上的牺牲层36的顶表面；接着，如图5c所示，采用化学机械研磨工艺研磨所述牺牲层36，直至暴露出所述凹陷341以外的第二绝缘介质层34上的阻挡层35，暴露出的所述凹陷341以外的第二绝缘介质层34上的阻挡层35的顶表面与所述凹陷341处的第二绝缘介质层34上剩余牺牲层36的顶表面齐平；接着，如图5d所示，采用化学机械研磨工艺研磨去除所述凹陷341以外的第二绝缘介质层34上的阻挡层35直至暴露出下方的第二绝缘介质层34，同时也研磨去除所述凹陷341处的第二绝缘介质层34上剩余的牺牲层36直至暴露出下方的阻挡层35，所述凹陷341处的第二绝缘介质层34上剩余的牺牲层36能够保护下方的阻挡层35而避免被研磨去除。由于所述凹陷341处的第二绝缘介质层34上剩余的牺牲层36的厚度大于所述凹陷341以外的第二绝缘介质层34上的阻挡层35的厚度，因此，对所述牺牲层36的研磨速率大于对所述阻挡层35的研磨速率。
59.按照步骤s3，采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，以使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内。那么，研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差为0；或者，研磨后的所述第一图形区和/或所述第二图形区上的膜层结构可以形成凹陷，且凹陷的深度在预设规格内。
60.其中，在本发明的一实施例中，若所述第一图形区上的器件结构的排布密度大于所述第二图形区上的器件结构的排布密度，则在形成所述阻挡层覆盖所述凹陷之后且在采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层之前，所述半导体器件的制造方法还包括：刻蚀去除所述凹陷以外的部分厚度的膜层结构，且刻蚀后的所述凹陷以外的膜层结构的顶表面不低于所述凹陷底壁上的阻挡层的顶表面；且刻蚀后，所述凹陷侧壁上的阻挡层可保留。所述膜层结构与所述阻挡层的刻蚀选择比很高，使得能够以所述凹陷处的膜层结构上的阻挡层为硬掩模，在刻蚀所述凹陷以外的膜层结构时，所述凹陷处的膜层结构上的阻挡层几乎不被刻蚀，进而避免所述凹陷处的膜层结构被刻蚀；并且，刻蚀之前无需执行光刻工艺，节省了光罩。
61.通过在后续采用化学机械研磨工艺研磨之前，先采用刻蚀工艺去除所述凹陷以外的部分厚度的膜层结构，以降低所述凹陷以外的膜层结构的顶表面与所述凹陷处的膜层结
构上的阻挡层的顶表面之间的高度差，使得能够减小后续执行化学机械研磨工艺时的负载。参阅图4d，刻蚀去除所述凹陷221以外的部分厚度的栅极材料层22，且刻蚀后的所述凹陷221以外的栅极材料层22的顶表面高于所述凹陷221底壁上的阻挡层24的顶表面；所述栅极材料层22与所述阻挡层24的刻蚀选择比很高，使得在刻蚀所述栅极材料层22时，所述凹陷221内表面上的阻挡层24几乎不被刻蚀。
62.并且，采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层的步骤包括：采用化学机械研磨工艺研磨去除所述凹陷表面的阻挡层和所述凹陷以外的高于所述器件结构顶面的至少部分厚度的膜层结构，以使得研磨后的所述凹陷以外的膜层结构的顶表面低于所述凹陷处的膜层结构的顶表面；以及，采用化学机械研磨工艺研磨所述凹陷处和所述凹陷以外的高于所述器件结构顶面的膜层结构以及部分厚度的所述器件结构，且对所述器件结构的研磨速率小于对所述膜层结构的研磨速率。其中，在为了将位于所述器件结构顶面的膜层结构去除完全而研磨去除部分厚度的所述器件结构时，虽然对所述器件结构的研磨速率小于对所述膜层结构的研磨速率，但是，由于在去除所述凹陷表面的阻挡层之后，所述凹陷处的膜层结构的顶表面明显高于所述凹陷以外的膜层结构的顶表面，使得所述器件结构被研磨掉部分厚度时，所述凹陷处的膜层结构高出的部分刚好被研磨掉，进而使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内。
63.参阅图4e～图4g，采用化学机械研磨工艺研磨所述凹陷221以外的膜层结构和所述凹陷221表面的阻挡层24的步骤包括：首先，如图4e所示，采用化学机械研磨工艺研磨所述凹陷221表面的阻挡层24和所述凹陷221以外的高于所述浅沟槽隔离结构23顶面的栅极材料层22，由于对所述阻挡层24的研磨速率小于对所述栅极材料层22的研磨速率，使得所述阻挡层24被研磨去除部分厚度时，所述栅极材料层22的顶表面低于所述阻挡层24的顶表面；如图4f所示，继续研磨至所述阻挡层24被完全去除时，所述凹陷221以外的高于所述浅沟槽隔离结构23顶面的栅极材料层22的高度进一步低于所述凹陷221处的高于所述浅沟槽隔离结构23顶面的栅极材料层22的高度；然后，如图4g所示，采用化学机械研磨工艺研磨所述凹陷221以外和所述凹陷221处的高于所述浅沟槽隔离结构23顶面的栅极材料层22和部分厚度的所述浅沟槽隔离结构23，且对所述浅沟槽隔离结构23的研磨速率小于对所述栅极材料层22的研磨速率，以使得研磨后的所述第一图形区a21和所述第二图形区a22上的栅极材料层22表面的高度差在预设规格内。
64.在图4a～图4g所示的实施例中，所述栅极材料层22的材质例如为多晶硅，所述阻挡层24的材质例如为氧化硅、氮化硅、氮氧化硅中的至少一种，所述浅沟槽隔离结构23的材质例如为氧化硅、氮化硅、氮氧化硅中的至少一种。
65.在本发明的另一实施例中，若仅所述第一图形区的衬底上的膜层结构中形成有器件结构，或者，所述第一图形区的衬底上的器件结构的高度高于所述第二图形区的衬底上的器件结构的高度，则在本步骤中，采用化学机械研磨工艺研磨所述凹陷以外区域暴露出的膜层结构以及所述凹陷处暴露出的阻挡层，由于所述凹陷以外区域暴露出的膜层结构的顶表面高于所述凹陷处暴露出的阻挡层的顶表面，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，使得在所述凹陷处的所述阻挡层被去除的同时，所述凹陷以外的膜层结构高出的部分刚好被去除，进而使得研磨后的所述第一图形区和所述第二图形区上的
膜层结构表面的高度差在预设规格内。
66.参阅图5e，采用化学机械研磨工艺研磨所述凹陷341以外区域暴露出的第二绝缘介质层34以及所述凹陷341处暴露出的阻挡层35，使得研磨后的所述凹陷341以外区域的第二绝缘介质层34与所述凹陷341处的第二绝缘介质层34均能达到器件要求的高度h2，进而使得所述第一图形区a31和所述第二图形区a32上的第二绝缘介质层34表面的高度差在预设规格内。
67.在图5a～图5e所示的实施例中，所述第二绝缘介质层34的材质例如为氧化硅，所述阻挡层35的材质例如为氮化硅、碳化硅、氮掺杂碳化硅中的至少一种，所述牺牲层36的材质例如为氧化硅或多晶硅。
68.综上所述，对于包括第一图形区和第二图形区的衬底，且所述第二图形区上的膜层结构中形成有深度超出预设规格的凹陷，通过形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面，以及，采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内，提高了化学机械研磨工艺后的不同密度图形表面的平整性，进而提高了半导体器件的性能。
69.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。