一种可扩展的任意波形发生器底板的制作方法

1.本发明涉及计量仪器领域，特别涉及一种可扩展的任意波形发生器底板。


背景技术：

2.目前主流的任意波形发生器有传统台式仪器（gpib）、基于模块化仪器的插卡式仪器（pxi/axie）、通信（rs
‑
232）、网络（lan）等。传统台式的任意波形发生器的采样率可达到92gsa/s，能输出高频乃至射频且低杂散的信号。
3.传统台式任意波形发生器体积过大，操作系统固定，一般通过gpib、rs232、lan等方式与控制系统进行通信，速率较低，且编程不够灵活。台式仪器每个仪器都需要提供额外的电源与机箱，每个板卡都需要建立时钟源，当需要进行通道扩展时，造成很大的浪费，且多台仪器占用的体积很大。


技术实现要素：

4.本发明的目的在于：提供了一种可扩展的任意波形发生器底板，将任意波形发生器所需要外接的电路进行模块化，并整合了任意波形发生器的电源与时钟模块，不再像传统台式仪器那样每个模块需要提供额外的电源与机箱、对每个板卡都需要建立时钟源，在节约资源的同时，大大减小了板卡的体积，使得模块化任意波形发生器更加小型化，更具灵活性。
5.本发明采用的技术方案如下：一种可扩展的任意波形发生器底板，包括电源模块，为任意波形发生器提供时钟的时钟模块，通过扩展pcie总线来实现任意波形发生器多通道扩展的总线扩展模块和为底板提供控制信号的系统控制模块；所述电源模块包括为底板提供电源的底板电源电路、为波形合成板提供电源的波形合成板电源电路和为模拟通道板提供电源的模拟通道板电源电路；所述时钟模块包括产生参考时钟的时钟生成电路，对参考时钟进行消抖和进行倍频、分频变换的时钟消抖电路和对不同频率的参考时钟进行分配的时钟扇出电路，时钟生成电路、时钟消抖电路和时钟扇出电路依次连接；所述总线扩展模块包括用于实现pcie总线扩展的pcie转换模块和接口电路；所述系统控制模块分别连接到时钟消抖电路和时钟扇出电路，所述系统控制模块连接到总线扩展模块的pcie转换模块。
6.为了更好地实现本方案，进一步地，所述时钟模块中的时钟消抖电路包括依次连接的dds芯片、抖动衰减器。
7.为了更好地实现本方案，进一步地，所述系统控制模块分别和dds芯片和抖动衰减器连接。
8.为了更好地实现本方案，进一步地，所述时钟扇出电路包括时钟扇出芯片、第一时钟缓冲器和第二时钟缓冲器，时钟扇出芯片通过第一时钟缓冲器和时钟消抖电路连接，时
钟扇出芯片通过第二时钟缓冲器连接到外部采样时钟。
9.为了更好地实现本方案，进一步地，所述系统控制模块和时钟扇出芯片连接。
10.为了更好地实现本方案，进一步地，所述总线扩展模块的pcie转换模块为一个带有pcie ip核的fpga，所述接口电路包括pcie扩展通道和若干波形合成板，所述pcie扩展通道分别和若干波形合成板连接。
11.为了更好地实现本方案，进一步地，所述系统控制模块为一个带有pcie ip核的fpga。
12.本方案所述的任意波形发生器底板中，时钟模块用于给任意波形发生器提供时钟，与传统的任意波形发生器相比，本方案将所有的时钟源都整合到底板上。其优点是对于多通道任意波形发生器，同源的时钟更加易于实现多个通道之间的同步需求，不需要额外的同步电路，并且只需一个时钟生成电路，对生成的时钟进行分频/倍频、扇出处理，即可满足不同频率时钟的需求，节约资源与板卡面积。
13.所述时钟生成电路用于生成参考时钟，时钟生成电路可以选择外部时钟输入与内部时钟输入，外部输入为外部提供的10mhz的参考时钟信号，内部输入为10mhz的晶振产生的时钟信号。由于内部的晶振或者外部信号源产生的初始参考时钟信号的分辨率不够高，因此在进行时钟倍频之前，时钟信号后需接一个支持直接数字合成（dds）技术的dds芯片来提高其分辨率和倍频成可变时钟。而为保证输出的可变时钟的信号质量，需要对时钟进行消抖处理，时钟消抖电路的原理是在一个低带宽的环路滤波器下，将压控晶体振荡器锁定在一个干净的频率，这样可以滤除大部分噪声信号。时钟同步&扇出电路针对于波形合成板卡上所需要的多种不同频率时钟而设计，将消抖过后的时钟信号作为内部时钟或者外部输入的采样时钟扇出成波形合成板所需的时钟。
14.电源模块用于给整个任意波形发生器系统供电，我们将所有板卡所需的各种电压值的电源整合到底板上，优点在于可以减少稳压电源芯片带来的纹波干扰，提高波形合成的质量与信号调理的精度，节省稳压电源芯片的资源占用，减小板卡尺寸面积。
15.总线扩展模块是实现多通道扩展的主要模块。上位机与底板之间的传输速率要求不高，与底板之间的通信数据量较少，主要为时钟的倍频/分频控制信号，大部分为需要送往波形合成板的波形数据。因此我们将上位机与底板之间采用pcie总线进行连接，底板上选用带有pcie ip核的fpga来解码，在保证传输效率的同时，也易于实现扩展功能。
16.系统控制模块为一个带有pcie ip核的fpga，接受上位机输入的数据包，内部具有高速bank连接时钟电路的控制信号，数据包解码后通过spi总线协议传输时钟控制信号。
17.综上所述，由于采用了上述技术方案，本发明的有益效果是：1.本发明所述的一种可扩展的任意波形发生器底板，将任意波形发生器所需要外接的电路进行模块化，并整合了任意波形发生器的电源与时钟模块，不再像传统台式仪器那样每个模块需要提供额外的电源与机箱、对每个板卡都需要建立时钟源，在节约资源的同时，大大减小了板卡的体积；2.本发明所述的一种可扩展的任意波形发生器底板，将任意波形发生器所需要外接的电路进行模块化，并整合了任意波形发生器的电源与时钟模块，不再像传统台式仪器那样每个模块需要提供额外的电源与机箱、对每个板卡都需要建立时钟源，适配主流的任意波形发生器，适用范围广。
附图说明
18.为了更清楚地说明本技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图，其中：图1是本发明的时钟模块电路结构示意图；图2是本发明的总线扩展模块电路结构示意图；图3是本发明的系统控制模块电路结构示意图；图4是本发明的电源模块的电路结构示意图。
具体实施方式
19.为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
20.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
21.下面结合图1至图4对本发明作详细说明。
22.实施例1：一种可扩展的任意波形发生器底板，包括电源模块，为任意波形发生器提供时钟的时钟模块，通过扩展pcie总线来实现任意波形发生器多通道扩展的总线扩展模块和为底板提供控制信号的系统控制模块；如图4，所述电源模块包括为底板提供电源的底板电源电路、为波形合成板提供电源的波形合成板电源电路和为模拟通道板提供电源的模拟通道板电源电路；如图1，所述时钟模块包括产生参考时钟的时钟生成电路，对参考时钟进行消抖和进行倍频、分频变换的时钟消抖电路和对不同频率的参考时钟进行分配的时钟扇出电路，时钟生成电路、时钟消抖电路和时钟扇出电路依次连接；如图2，所述总线扩展模块包括用于实现pcie总线扩展的pcie转换模块和接口电路；如图3，所述系统控制模块分别连接到时钟消抖电路和时钟扇出电路，所述系统控制模块连接到总线扩展模块的pcie转换模块。
23.工作原理：本方案所述的任意波形发生器底板中，时钟模块用于给任意波形发生器提供时钟，与传统的任意波形发生器相比，本方案将所有的时钟源都整合到底板上。其优点是对于多通道任意波形发生器，同源的时钟更加易于实现多个通道之间的同步需求，不需要额外的同步电路，并且只需一个时钟生成电路，对生成的时钟进行分频/倍频、扇出处理，即可满足不同频率时钟的需求，节约资源与板卡面积。
24.所述时钟生成电路用于生成参考时钟，时钟生成电路可以选择外部时钟输入与内部时钟输入，外部输入为外部提供的10mhz的参考时钟信号，内部输入为10mhz的晶振产生的时钟信号。由于内部的晶振或者外部信号源产生的初始参考时钟信号的分辨率不够高，因此在进行时钟倍频之前，时钟信号后需接一个支持直接数字合成（dds）技术的dds芯片来提高其分辨率和倍频成可变时钟。而为保证输出的可变时钟的信号质量，需要对时钟进行消抖处理，时钟消抖电路的原理是在一个低带宽的环路滤波器下，将压控晶体振荡器锁定在一个干净的频率，这样可以滤除大部分噪声信号。如si5319抖动衰减芯片，它集成了鉴相器、数控振荡器和带宽可变的数字环路滤波器，可以产生2khz~945mhz且抖动低于1ps的时钟信号，不需要额外的压控晶体振荡器。时钟同步&扇出电路针对于波形合成板卡上所需要的多种不同频率时钟而设计，将消抖过后的时钟信号作为内部时钟或者外部输入的采样时钟扇出成波形合成板所需的时钟。所需时钟包括：dac采样时钟、jesd204b系统时钟、fpga逻辑时钟、fpga sysref时钟、触发时钟、外部输出同步时钟等，因此需要至少输出六个差分对的时钟扇出芯片，如adi的hmc7044、ad9528，以hmc7044为例，它是一款低抖动、可扇出14对差分时钟信号的时钟扇出芯片，每路可单独进行分频/倍频输出，对于多通道之间的同步性能而言，多个hmc7044之间还可通过级联的方式来实现同步输出。
25.电源模块用于给整个任意波形发生器系统供电，我们将所有板卡所需的各种电压值的电源整合到底板上，优点在于可以减少稳压电源芯片带来的纹波干扰，提高波形合成的质量与信号调理的精度，节省稳压电源芯片的资源占用，减小板卡尺寸面积。电源的集中化需要严格控制底板电源传输过程中噪声的干扰，cpci接口的背板连接器非常适用于插卡式板卡与底板之间的连接，其所特有的屏蔽层可以很好的解决抗干扰问题。
26.其中，底板电源输入为 12v，根据电路中各芯片所需电压不同需要进行降压及稳压处理，先通过一系列的电源转换器（dc
‑
dc）将电压调节成略大于所需电压如5.6v（所需5v）、3.8v（所需3.3v）、2.2v（所需1.8v）等，以便于后面的稳压变换，经dc
‑
dc降压后的电压纹波及噪声都较大，还需使用低压差线性稳压器（ldo）进行稳压处理，得到较为干净的电源。电源与波形合成板之间的传输可以通过cpci背板连接器，但与模拟通道之间距离较远，适合采用软线的方式提供电源。
27.总线扩展模块是实现多通道扩展的主要模块。上位机与底板之间的传输速率要求不高，与底板之间的通信数据量较少，主要为时钟的倍频/分频控制信号，大部分为需要送往波形合成板的波形数据。因此我们将上位机与底板之间采用pcie总线进行连接，底板上选用带有pcie ip核的fpga来解码，在保证传输效率的同时，也易于实现扩展功能。
28.其中pcie switch使用一主多从结构，上位机作为主设备，通过pcie
ꢀ×
4总线连接到switch的上游端口，经过内部的虚拟pci桥扩展出5个pcie
ꢀ×
4的下游端口，一个直接输出至底板的fpga进行解码，其余四个通过cpci背板连接器输出到各波形合成板中的fpga进行解码。根据需求可选用博通公司的pex8624扩展芯片，这是一款专用于pcie总线扩展芯片，支持pcie gen2.0，,可配置多种扩展结构，内部具有3个station，每个station包含两个pcie
ꢀ×
4的port，可通过对内部寄存器赋值来实现port单独输入/输出pcie
ꢀ×
4总线或两个port合并来输入/输出pcie
ꢀ×
8总线，并且任意一个port都可作为上游端口进行输入，本发明采用port0作为输入端口，port1、port5、port6、port8、port9作为输出端口，建立1pcie
ꢀ×
4扇出5pcie
ꢀ×
4结构，实现扩展功能。
29.系统控制模块一般为一个带有pcie ip核的fpga，接受上位机输入的数据包，内部具有高速bank连接时钟电路的控制信号，数据包解码后通过spi总线协议传输时钟控制信号。
30.实施例2：本方案在实施例1的基础上，如图1，所述时钟模块中的时钟消抖电路包括依次连接的dds芯片、抖动衰减器。所述系统控制模块分别和dds芯片和抖动衰减器连接。
31.所述时钟扇出电路包括时钟扇出芯片、第一时钟缓冲器和第二时钟缓冲器，时钟扇出芯片通过第一时钟缓冲器和时钟消抖电路连接，时钟扇出芯片通过第二时钟缓冲器连接到外部采样时钟。所述系统控制模块和时钟扇出芯片连接。
32.如图2，所述总线扩展模块的pcie转换模块为一个带有pcie ip核的fpga，所述接口电路包括pcie扩展通道和若干波形合成板，所述pcie扩展通道分别和若干波形合成板连接。
33.如图3，所述系统控制模块为一个带有pcie ip核的fpga。
34.工作原理：如图1所示的任意波形发生器底板的时钟模块中，时钟生成电路是可选择内部或外部输入，这里的初始时钟是固定频率的，到下一级的dds芯片中，dds芯片的内部锁相环允许时钟频率的倍增，通过spi控制锁相环内部的乘法器，将输入的时钟频率乘以相应的倍率实现倍频；dds不仅可以对时钟进行倍频，还能根据频率控制字来控制信号的输出频率fo，公式为：fo=fs
×
ftw/2
32 （0<n<2
31
），其中fs为系统时钟频率，ftw为频率控制字，分辨率就是以频率控制字为步进的精度，这里频率控制字ftw为32位位宽，内部实现20倍倍频，可输出200mhz的采样时钟。抖动衰减器也可实现倍频，内部具有可编程带宽的数字环路滤波器，变化范围为60hz~8.4khz，在进行带宽选择时可借助工具dspllsim进行各分频系数的计算，经过倍频过后最高时钟频率可达1ghz左右，可作为下一级hmc7044的参考时钟。hmc7044通过spi程控命令对输入的参考时钟进行单独的分频输出，给到波形合成板的各个电路，如fpga逻辑时钟156.25mhz~312.5mhz，dac参考时钟19.53125mhz~39.0625mhz等等。
35.如图2所示的任意波形发生器底板的总线扩展模块中，pex8624可根据对内部寄存器的赋值来决定扩展的方式。pex8624内部具有3个station、6个pcie端口，6个pcie端口分别为port0、1、5、6、8、9，对应的通道号为0~3、4~7、24~27、28~31、32~35、36~39。strap_stnx_portcfg1为片内只读寄存器，用来控制pcie的端口配置，只有当strap_stn0_portcfg1和strap_stn2_portcfg1置0、strap_stn1_portcfg1置1时，每个station配置成两个
×
4的pcie总线，也就是本发明中一个pcie
ꢀ×
4输入，5个pcie
ꢀ×
4输出的配置方式。strap_reservedx为测试寄存器，strap_reserved4、strap_reserved8必须置0或接地，strap_reserved7必须置1。
36.如图3所示的任意波形发生器底板的系统控制模块中，fpga选用具有pcie ip核与具有一定数量的hp bank的即可，如xilinx的125t，altera的ep4ce10e22cn等等。除了对pcie总线数据包进行解码，对时钟芯片发送程控命令之外，还需对模拟通道发送程控衰减指令，通过spi总线，以软线的方式，控制模拟通道上衰减网络中继电器的开断。在此次具体实施方案中，为节省空间，将波形合成板上的一部分触发功能转移到了底板上，主要实现的功能为隔离前后级阻抗，建立阻抗匹配以及转换外部触发信号为触发电平，然后通过cpci背板连接器送往波形合成板中的d触发器。
37.本实施例的其他部分与上述实施例1相同，故不再赘述。
38.以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。