晶圆表面电荷量的检测方法和检测装置与流程

1.本技术涉及半导体制造工艺，具体地，涉及离子注入后晶圆表面电荷量的检测方法和检测装置。


背景技术：

2.离子注入工艺是半导体制造领域中一种重要的掺杂技术。离子注入工艺的步骤包括将原子或分子离子化以形成离子，通过电场对离子进行加速，并利用磁场改变其运动方向，从而控制离子以一定的能量进入晶圆内部，以达到掺杂的目的。
3.然而，由于采用离子进行掺杂，因此在离子注入之后，晶圆的表面会累积有电荷。这些电荷可能通过已经制造在晶圆表面的电容结构形成电流，从而对晶圆的栅极等结构造成损害。当晶圆表面的累积电荷导致瞬间电流过高时，还会使制造在晶圆上的器件永久性失效。为了防止累积电荷对器件结构造成损害，目前的离子注入机台会加装有电荷中和装置等以中和离子所带的电荷。然而，当电荷中和装置发生异常时，难以检测到该异常情况，并且尚未有非常有效的对晶圆表面最终的电荷累积状态进行监控的方法。


技术实现要素：

4.本技术提供可至少部分地解决现有技术中存在的上述问题的检测晶圆表面电荷量的方法和装置。
5.本技术的一个方面提供一种晶圆表面电荷量的检测方法。该方法可以包括：对晶圆的形成有第一介质层的一侧进行离子注入；在晶圆的该一侧上沉积第二介质层，并测量沉积速率；以及基于沉积速率检测晶圆的该一侧表面的电荷量。在一个实施方式中，测量沉积速率的步骤可以包括：测量第二介质层不同位置处的厚度，并基于沉积时间计算不同位置处的沉积速率。在一个实施方式中，该方法还可以包括：在离子注入后，使用电荷中和装置对晶圆的该一侧表面的电荷进行中和。在一个实施方式中，基于沉积速率检测晶圆的该一侧表面的电荷量可以包括：基于电荷中和装置正常工作时的电荷中和率、与正常工作时的电荷中和率对应的目标沉积速率以及沉积速率来检测晶圆的该一侧表面的电荷量。在一个实施方式中，沉积的方法可以包括高深宽比工艺。在一个实施方式中，第一介质层可以包括不连续介质层。在一个实施方式中，第一介质层可以包括氮化物和氧化物中的一种或多种。在一个实施方式中，第二介质层可以包括氧化物。
6.本技术的另一方面提供一种晶圆表面电荷量的检测装置。该装置可以包括：电荷检测部，用于基于在晶圆的形成有第一介质层的一侧上沉积第二介质层的沉积速率来检测晶圆的该一侧表面的电荷量，其中，晶圆的该一侧的全部或部分在沉积第二介质层之前经过离子注入。在一个实施方式中，电荷检测部还可以用于测量第二介质层不同位置处的厚度，并基于沉积时间计算不同位置处的沉积速率。在一个实施方式中，该装置还可以包括：电荷中和部，用于在离子注入后，对晶圆的该一侧表面的电荷进行中和。在一个实施方式中，电荷检测部还可以用于基于电荷中和部正常工作时的电荷中和率、与正常工作时的电
荷中和率对应的目标沉积速率以及沉积速率来检测晶圆的该一侧表面的电荷量。
7.如上所述的检测方法和检测装置通过在离子注入后的表面沉积介质层，再基于该介质层的沉积速率来反映晶圆表面的累积电荷量，可以原位地监测晶圆表面的电荷情况，无需待器件形成后再通过晶圆可接受性测试(wat，wafer acceptance test)来反映由于离子注入而导致的累积电荷，时效性强。
附图说明
8.通过阅读参照以下附图所作的对非限制性实施方式的详细描述，本技术的其它特征、目的和优点将会变得更加明显。在附图中：
9.图1是根据本技术示例性实施方式的晶圆表面电荷量的检测方法的流程图；
10.图2至图4是示出根据本技术示例性实施方式的晶圆表面电荷量的检测方法的工艺示意图；以及
11.图5是示出根据本技术示例性实施方式的电荷中和装置正常工作时电荷中和率与沉积速率的关系的曲线图。
具体实施方式
12.以下将结合附图对本技术进行详细描述，本文中提到的示例性实施方式仅用于解释本技术，并非用于限制本技术的范围。
13.在附图中，为了便于说明，已稍微调整部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。在说明书通篇，相同的附图标记指代相同的部件。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表示近似，而非用作表示程度，并且旨在说明将由本领域中普通技术人员认识到的测量值或计算值中的固有偏差。
14.当描述本技术的实施方式时，用语“示例性”旨在表示示例或举例说明，使用“可”表示“本技术的一个或多个实施方式”。表述“和/或”包括相关联所列项目中的一个或多个的任何和全部组合。应当理解，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独特征。
15.除非另外限定，否则本文中使用的所有术语(包括科学术语和技术术语)均具有与本技术所属领域中普通技术人员的通常理解相同的含义。此外，除非本技术中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义进行解释。
16.需要说明的是，在不冲突的情况下，本技术中的实施方式及实施方式中的特征可以相互组合。此外，除非明确限定或与上下文相矛盾，否则本技术所记载的方法中包含的具体步骤不必限于所记载的顺序，而是可以任意顺序执行或并行地执行。
17.下面将参照附图并结合实施方式来详细说明本技术。
18.本技术的一个方面提供了晶圆表面电荷量的检测方法。
19.图1是根据本技术示例性实施方式的晶圆表面电荷量的检测方法100的流程图。如
图1所示，该方法可以包括以下步骤：s101，对晶圆的形成有第一介质层的一侧进行离子注入；s102，在晶圆的该一侧上沉积第二介质层并测量沉积速率；s103，基于沉积速率检测晶圆的该一侧表面的电荷量。
20.下面将结合图2至图4详细说明上述检测方法100的各个步骤s1～s3的具体工艺。
21.步骤s101
22.图2是根据本技术示例性实施方式的晶圆200的示意性截面图。图3是对图2中的晶圆200的一侧进行离子注入的示意图。
23.如图2所示，步骤s101可以包括提供晶圆200。所述晶圆200可以包括衬底201和形成在衬底201的一侧上的第一介质层202，其中，第一介质层202可以为不连续介质层。衬底201可以包括但不限于硅、锗、绝缘体上硅、绝缘体上锗、绝缘体上锗化硅、iii
‑
v族化合物半导体材料和ii
‑
vi族化合物半导体材料中的一种或多种。第一介质层202可以包括但不限于氮化物和氧化物中的一种或多种。第一介质层202可以通过采用诸如原子层沉积(ald，atomic layer deposition)、物理气相沉积(pvd，physical vapor deposition)或者化学气相沉积(cvd，chemical vapor deposition)等的沉积工艺，在衬底201的一侧上形成。
24.如图3所示，步骤s101可以包括在晶圆200的形成有第一介质层202的一侧进行离子注入。可以使用本领域中技术人员已知的离子注入设备对晶圆200的形成有第一介质层202的一侧进行离子注入。该离子注入步骤还可以包括首先在晶圆200的形成有第一介质层202的一侧上形成掩模层(未示出)，再进行离子注入，以在晶圆200的特定区域内进行离子注入。所述形成掩模层的步骤可以包括：在晶圆200的形成有第一介质层202的一侧通过例如沉积工艺形成预设掩模层；在预设掩模层上旋涂光刻胶层；通过曝光显影等工艺形成图案化的光刻胶层；将光刻胶的图案转移至预设掩模层，以形成掩模层，其中，所形成的图案化的掩模层可以限定晶圆200的不需要进行离子注入的区域。在掩模层形成之后，可以以掩模层为遮蔽，对晶圆200的形成有第一介质层202的一侧上的部分区域进行离子注入。在本技术的示例性实施方式中，所述一侧上待进行离子注入的部分可以为第一介质层202(如图3所示，灰色圆表示离子注入后所累积的电荷)，但是实施方式不限于此。在具体的实施方式中，当第一介质层202包括氮化物和氧化物时，所注入的离子可以为硼离子，但是实施方式不限于此。注入的离子穿过第一介质层202的表面进入其内部，以实现掺杂。在掺杂完成后，由离子注入所产生的大量电荷将集中在晶圆200表面，例如，集中在第一介质层202中。在具体的实施方式中，在离子注入之后，还可以包括利用电荷中和装置对晶圆表面的累积电荷进行中和的步骤。电荷中和装置可以包括淹没式等离子体枪(pfg，plasma flood gun)。淹没式等离子体枪可以产生带负电荷的电子以与晶圆表面过多的正离子中和，由此防止正电荷累积所导致的晶圆损伤。
25.然而，当电荷中和装置发生异常时，电荷中和装置将无法产生足够的电子来中和晶圆表面所积累的过多的正离子。由于很难检测到该异常情况的发生，因此累积电荷会引起击穿效应，影响器件的性能，从而提高了最终产品的缺陷率，降低了研发和生产效率。
26.步骤s102
27.图4是示出根据本技术示例性实施方式在晶圆200的形成有第一介质层202的一侧上沉积第二介质层203后的示意性截面图。如图4所示，步骤s102可以包括在晶圆200的形成有第一介质层202的一侧上沉积第二介质层203。第二介质层203可以通过采用诸如原子层
沉积(ald，atomic layer deposition)、物理气相沉积(pvd，physical vapor deposition)或者化学气相沉积(cvd，chemical vapor deposition)等的沉积工艺，在晶圆200的形成有第一介质层202的一侧上形成。在具体的实施方式中，可以采用cvd高深宽比(harp)沉积工艺形成第二介质层203，但是实施方式不限于此。harp工艺利用si(c2h5o)4(teos)和臭氧(o3)作为前驱物，通过调节o3与teos的比例以及teos的增加率可以实现非常好的填缝能力，能够很好地满足高深宽比的间隙的填充，符合目前集成电路对高集成度和高性能的要求。第二介质层203可以包括但不限于诸如氧化硅的氧化物。
28.步骤s102还可以包括测量第二介质层203的沉积速率。作为示例，可以采用红外式测量传感器或电容式测量传感器等测量装置测量并反馈第二介质层203的不同位置处的厚度，并根据第二介质层203的沉积时间来计算不同位置处的沉积速率。
29.步骤s103
30.由于晶圆表面(例如，第一介质层202中)电荷量对在其上进行沉积的沉积速率有显著影响，因此可以通过在其上进行沉积的沉积速率来反映晶圆表面累积电荷量的情况。在一般情况下，晶圆表面电荷量越多，在其上进行沉积的沉积速率越大。
31.在具体的实施方式中，基于沉积速率检测晶圆表面(例如，第二介质层203中)电荷量(步骤s103)的步骤可以包括：将所测量的第二介质层203的沉积速率与电荷中和装置正常工作时的电荷中和率与沉积速率的关系进行比对，来反映第二介质层203中累积的电荷量。
32.图5是示出根据本技术示例性实施方式的电荷中和装置正常工作时的电荷中和率与沉积速率的关系的曲线图。从图5中可以看出，电荷中和率越高(即，晶圆表面累积的电荷量越低)，在晶圆表面进行沉积的沉积速率就越低。相反地，电荷中和率越低(即，晶圆表面累积的电荷量越高)，则在晶圆表面进行沉积的沉积速率就越高，因为累积电荷对沉积具有催化作用。因此，可以通过在步骤s102中所测量的第二介质层203的沉积速率与图5中的曲线进行对比，来判断电荷中和装置的电荷中和率是否达到预设值，进而原位地获得晶圆表面累积电荷量的情况。
33.至此，可以完成根据本技术示例性实施方式的晶圆表面电荷量的测量步骤。应该理解，该测量方法不限于上述工艺步骤，在上述工艺步骤之前、之中或之后还可以包括其它任何所需步骤。
34.返回参照图4，在本技术的示例性实施方式中，由于离子注入仅针对第一介质层202进行，因此第二介质层203的直接沉积在衬底201上的部分(204)具有相同的高度，且其高度低于其它区域(例如，205)的高度。当例如由于晶圆的具体构造、具体材料等原因导致晶圆的一些区域(例如，205)中的累积电荷量高于其它区域中的电荷量时，所述一些区域上所沉积的第二介质层203的高度也将高于其它区域上的第二介质层203的高度，因为在相同的沉积时间内，在累积电荷多的区域上进行沉积的沉积速率更大。
35.本技术的另一方面提供了晶圆表面电荷量的检测装置。该装置可以包括：电荷检测部，用于基于在晶圆的形成有第一介质层的一侧上沉积第二介质层的沉积速率来检测晶圆的该一侧表面的电荷量，其中，晶圆的该一侧的全部或部分在沉积第二介质层之前经过离子注入。在一个实施方式中，电荷检测部还可以用于测量第二介质层不同位置处的厚度，并基于沉积时间计算不同位置处的沉积速率。在一个实施方式中，该装置还可以包括：电荷
中和部，用于在离子注入后，对晶圆的该一侧表面的电荷进行中和。在一个实施方式中，电荷检测部还可以用于基于电荷中和部正常工作时的电荷中和率、与正常工作时的电荷中和率对应的目标沉积速率以及沉积速率来检测晶圆的该一侧表面的电荷量。
36.综上所述，根据本技术示例性实施方式的晶圆表面电荷量的测量方法和装置，通过在离子注入后的表面沉积介质层，再基于该介质层的沉积速率来反映晶圆表面的累积电荷量，可以原位地监测晶圆表面的电荷情况，无需待器件形成后再通过晶圆可接受性测试(wat，wafer acceptance test)来反映由于离子注入而导致的累积电荷，时效性强，提高研发和生产效率。
37.以上描述仅为本技术的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。