一种MOSFET器件结构的制作方法

一种mosfet器件结构
技术领域
1.本实用新型涉及半导体领域，具体而言，涉及一种mosfet器件结构。


背景技术：

2.现有碳化硅器件相较于传统硅基器件具有工作频率更快，工作损耗更小，工作温度更高等特点。碳化硅mosfet作为商用化程度最高的碳化硅基功率器件，可以大幅度减小功率系统的体积和重量，已被广泛应用在功率电源，新能源汽车等新兴领域。
3.传统的硅基igbt（绝缘栅双极型晶体管）或者mosfet（金属氧化物半导体场效应晶体管）以单层氧化硅作为层间介质（interlayer dielectric）层，用以防止金属离子迁移导致的阈值漂移和击穿电压的不稳定现象。然而，层间介质层中的缝隙和空洞等缺陷会造成表面金属和栅极多晶硅间的短路和介质提前击穿，对器件的良率和可靠性造成很大隐患；同时，单层氧化硅对湿气的阻挡性能不佳，也存在较大的失效风险。


技术实现要素：

4.本实用新型目的在于提供一种mosfet器件结构，其有源区的原胞结构从下至上依次为漏极、n型衬底、n型外延、栅氧化层、源栅电极结构、层间介质和互联金属层， n型外延上部具有jfet区、依次分设于jfet区两侧的p阱区、n 源区和p 基区，两侧的n 源区包裹于对应p阱区内，栅极设于n型外延表面栅氧化层上且覆盖jfet区、p阱区和部份n 源区，层间介质包裹栅极且部份覆盖n 源区，源极设于n型外延表面的栅极两侧且覆盖p 基区和部分n 源区，互联金属层包裹层间介质并连接两侧的源极，其中，层间介质由第一氧化硅层、第二氮化硅层和第三氧化硅层组成；三层层间介质结构，可以减小介质层的缺陷和应力，进而提高源栅电极结构的良率；同时，可以防止湿气进入和金属离子穿透扩散，从而抑制了mosfet的阈值漂移现象，提高器件的可靠性。
5.本实用新型的实施例是这样实现的：
6.本实用新型实施例的一方面，提供一种mosfet器件结构，其有源区的原胞结构从下至上依次为漏极、n型衬底、n型外延、栅氧化层、源栅电极结构、层间介质和互联金属层，n型外延上部具有jfet区、依次分设于jfet区两侧的p阱区、n 源区和p 基区，两侧的n 源区包裹于对应p阱区内，栅极设于n型外延表面栅氧化层上且覆盖jfet区、p阱区和部份n 源区，层间介质包裹栅极且部份覆盖n 源区，源极设于n型外延表面的栅极两侧且覆盖p 基区和部分n 源区，互联金属层包裹层间介质并连接两侧的源极，其中，层间介质由第一氧化硅层、第二氮化硅层和第三氧化硅层组成。
7.可选地，第一氧化硅层的厚度为200nm
‑
800nm，优选为600nm。
8.可选地，第二氮化硅层的厚度为100nm
‑
800nm，优选为200nm。
9.可选地，第三氧化硅层的厚度为30nm
‑
150nm，优选为100nm。
10.可选地，第一氧化硅层包裹栅极且部份覆盖n 源区，第二氮化硅层和第三氧化硅层依次覆盖于第一氧化硅层之上。
11.可选地，第一氧化硅层、第二氮化硅层和第三氧化硅层依次包裹栅极，并从jfet区域向两侧方向依次部份覆盖n 源区。
12.可选地，第三氧化硅层外还包裹有第四氮化硅层和第五氧化硅层。
13.可选地，p 基区向漏极方向延伸至超过p阱区边界。
14.可选地，栅氧化层由氧化硅层
‑
氮化硅层
‑
氧化硅层组成。
15.可选地，n型外延为碳化硅外延。
16.本实用新型实施例的有益效果包括：
17.本实用新型提供一种mosfet器件结构，其层间介质由第一氧化硅层、第二氮化硅层和第三氧化硅层组成，第一氧化硅层包裹栅极且部份覆盖n 源区，第二氮化硅层和第三氧化硅层依次覆盖于第一氧化硅层之上；第一氧化硅层与栅极多晶硅界面态相附，结合更加紧密；第二氮化硅层密度较高，能有效隔绝水汽和金属钠离子穿透扩散；第三氧化硅层与金属有较强粘附性，可以很好的黏合金属互联层，有效降低后续工艺过程中金属互联层剥落风险；三层层间介质复合结构，可以减小层间介质层中的缝隙和空洞等缺陷、降低内部应力防止翘曲，进而提高源栅电极结构的良率；同时，可以防止湿气进入和金属钠离子穿透扩散，从而抑制了mosfet的阈值漂移现象，提高器件的稳定性和可靠性。
18.较佳地，第一氧化硅层的厚度为200nm
‑
800nm，优选为600 nm；第二氮化硅层的厚度为100nm
‑
800nm，优选为200 nm；第三氧化硅层的厚度为30nm
‑
150nm，优选为100 nm；经过多次实验选取的最佳范围和典型值，即保证三层层间介质复合结构中，各层的作用稳定，并且控制在适当的厚度，减少了层间介质沉积时间和原材料损耗，缩短整体制程周期，降低器件生产成本。
19.较佳地，p 基区向漏极方向延伸至超过p阱区边界，该结构可以将反向击穿点转移至p 基区，从而改变雪崩电流路径，避免闩锁效应的发生。
20.较佳地，栅氧化层由氧化硅层
‑
氮化硅层
‑
氧化硅层三层复合组成，其即可很好地黏合栅极多晶硅和碳化硅外延，亦可有效防止栅极的金属钠离子穿透栅氧化层往外延层扩散，从而抑制了mosfet的阈值漂移现象，提高器件的稳定性和可靠性。
21.本实用新型另外提供一种mosfet器件结构，其层间介质由第一氧化硅层、第二氮化硅层和第三氧化硅层组成，第一氧化硅层、第二氮化硅层和第三氧化硅层依次包裹所述栅极，并从所述jfet区域向两侧方向依次部份覆盖所述n 源区；密度较高第二氮化硅层可以完全地包裹栅极多晶硅，使得原本栅极两侧密度较低的第一氧化硅层覆盖n 源区的面积可以做得更小，即可以有效防止栅极两侧湿气进入和金属钠离子穿透扩散，又扩大了源极区域，从而抑制了mosfet的阈值漂移现象，提高器件的稳定性和可靠性。
附图说明
22.为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
23.图1为本实用新型实施例一结构示意图；
24.图2为本实用新型实施例二结构示意图；
25.图3为本实用新型实施例三结构示意图；
26.图4为本实用新型实施例四结构示意图。
27.图标：1
‑
漏极；2
‑
n型衬底；3
‑
缓冲层；4
‑
jfet区；5
‑
漂移层；6
‑
p阱区；7
‑
p 基区；8
‑
n 源区；9
‑
源极；10
‑
栅氧化层；11
‑
栅极；12
‑
第一氧化硅层；13
‑
第二氮化硅层；14
‑
第三氧化硅层；15
‑
互联金属层；16
‑
第四氮化硅层；17
‑
第五氧化硅层。
具体实施方式
28.为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
29.因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
30.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
31.在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
32.实施例一：如图1所示，提供一种mosfet器件结构，其有源区的原胞结构从下至上依次为漏极1、n型衬底2（本实施例选用n型碳化硅衬底）、n型外延（本实施例选用n型碳化硅外延）、栅氧化层10、源栅电极结构、层间介质和互联金属层15； n型碳化硅外延由缓冲层3和漂移层5构成，漂移层5的上部具有jfet区4；依次分设于jfet区4两侧的p阱区6、n 源区8和p 基区7，两侧的n 源区8包裹于对应p阱区6内，p 基区7上部紧临n 源区8远离jfet区4的一侧、下部紧临p阱区6远离jfet区4的一侧；栅极11由多晶硅构成，设于n型外延表面栅氧化层10上且覆盖jfet区4、p阱区6和部份n 源区8；层间介质包裹栅极11且部份覆盖n 源区8；源极9设于n型外延表面的栅极11两侧且覆盖p 基区7和部分n 源区8；互联金属层15包裹层间介质并连接两侧的源极9；其中，层间介质由第一氧化硅层12、第二氮化硅层13和第三氧化硅层14组成，第一氧化硅层12包裹栅极11且部份覆盖n 源区8，第二氮化硅层13和第三氧化硅层14依次覆盖于第一氧化硅层12之上；三层层间介质结构，可以减小介质层的缺陷和应力，进而提高源栅电极结构的良率；同时，可以防止湿气进入和金属离子穿透扩散，从而抑制了mosfet的阈值漂移现象，提高器件的可靠性。
33.其中，第一氧化硅层12的厚度为200nm
‑
800nm，本实施例优选为600nm；第二氮化硅层13的厚度为100nm
‑
800nm，本实施例优选为200nm；第三氧化硅层14的厚度为30nm
‑
150nm，本实施例优选为100nm；经过多次实验选取的最佳范围，即保证三层层间介质复合结构中，
各层的作用稳定，并且控制在适当的厚度，减少了层间介质沉积时间和原材料损耗，缩短整体制程周期，降低器件生产成本。
34.本实施例栅氧化层10由氧化硅层
‑
氮化硅层
‑
氧化硅层三层复合组成，其即可很好地黏合栅极多晶硅和碳化硅外延，亦可有效防止栅极的金属钠离子穿透栅氧化层往外延层扩散，从而抑制了mosfet的阈值漂移现象，提高器件的稳定性和可靠性。
35.实施例二：
36.如图2所示，与实施例一相同部份不在复述，区别在于：p 基区7向漏极1方向延伸至超过p阱区6边界；该结构可以将反向击穿点转移至p 基区7，从而改变雪崩电流路径，避免闩锁效应的发生。
37.实施例三：
38.如图3所示，与实施例二相同部份不在复述，区别在于：层间介质是由第一氧化硅层12、第二氮化硅层13和第三氧化硅层14组成，第一氧化硅层12、第二氮化硅层13和第三氧化硅层14依次包裹所述栅极11，并从所述jfet区4域向两侧方向依次部份覆盖所述n 源区8；密度较高第二氮化硅层13可以完全地包裹栅极11，使得原本栅极11两侧密度较低的第一氧化硅层12覆盖n 源区8的面积可以做得更小，即可以有效防止栅极11两侧湿气进入和金属钠离子穿透扩散，又扩大了源极9区域，从而抑制了mosfet的阈值漂移现象，提高器件的稳定性和可靠性。
39.实施例四：
40.如图4所示，与实施例三相同部份不在复述，区别在于：第三氧化硅层14外还包裹有第四氮化硅层16和第五氧化硅层17且，多层复合层间介质结构，进一步减小层间介质层中的缝隙和空洞等缺陷、降低内部应力防止翘曲，进一步提高源栅电极结构的良率；同时，可以防止湿气进入和金属钠离子穿透扩散，从而抑制了mosfet的阈值漂移现象，提高器件的稳定性和可靠性。多层复合层间介质结构中，由内至外厚度逐渐降低，可以进一步减小复合层间介质的内部应力，防止翘曲。
41.以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。