基于时钟计时器驯服锁频环系统的制作方法

1.本实用新型涉及电子技术领域，尤其涉及一种基于时钟计时器驯服锁频环系统。


背景技术：

2.目前，很多电子系统需要精准频率的时钟信号。这类电子系统包括精密测试仪器，通信设备，导航，航空和军用设备等等。
3.这类精准频率的时钟信号均来自于一压控晶振(vco,voltagecontrolled oscillator)。这些压控晶振的形式可能是温控晶振(ocxo,ovencontrolled crystal oscillator)，也可能是温度补偿的晶振(tcxo, temperature compensated crystal oscillator)。这些晶振，不管其短期稳定性多么好，都会有长期老化和频率偏移问题。这种频率偏移是无法逆转的材料物理特性。对于频率工作范围广，或者工作条件差(高温，低温)的情况下，这种频率偏移现象会更加严重，影响了电子系统的正常工作。
4.能提供高频率，可调频率工作范围广的精准频率晶振是非常贵重。难于用于商业产品。
5.但我们知道，北斗，gps等全球定位系统的时钟信号是原子钟产生的，非常精准和稳定。另外，固定低频率(10mhz信号)精准和稳定信号源也是比较容易得到的。这两者都是非常好的参照频率标准。
6.实际上，任何需要精准频率信号的电子系统都必须含有一个时钟“驯服”机制(clock disciplining mechanism)。这一驯服机制包括一个相位跟踪环 (phase tracking loop)，该跟踪环不断检测本地vco输出信号和外部输入参照信号之间的相位差。
7.该相位差信息调制一脉冲信号的宽度，这个宽度不一的脉冲信号进入一滤波器，该滤波器的输出是控制vco的电压信号。这一控制环路的目的是使得两个时钟信号的相位差为不随时间变化的常数。
8.如果采取数字实现，两个时钟上沿或下沿之间的时差将被一个高速计数器测量，这一高速计数器本身可能实现在一fpga内。计数器的结果输出给一微控制器。微控器通过观察计数器结果随时间变化的斜率，算出电压纠正值，通过一模数转换器输出一新的vco控制电压。
9.以上驯服机制其实就是一个锁频环(frequency
‑
lock
‑
loop,fll)。该外部输入的参照信号可以是精准信号源产生的10mhz信号，也可以是北斗， gps等全球定位系统接收器产生的秒脉冲(1pps,pulse per second)。
10.设计以上时钟信号驯服系统是一个重要而又晦涩的“冷门”行业。这一行业历史沿袭下来的设计知识和理念是初来乍到的“外行”人很难快速掌握的。并且增加了硬件系统的成本和复杂性。
11.中国专利申请号:202020446274.4，申请日：2020年03月31日，公开日： 2020年10月23日，专利名称为：一种计算机与带硬件触发功能设备的时钟驯服系统，本实用新型公开一种计算机与带硬件触发功能设备的时钟驯服系统，包括，信号发生模块，所述信号发生模
块包括连接端口和信号端口；所述连接端口和所述信号端口均设置于所述信号发生模块上，且所述信号发生模块用于产生振荡信号；计算机模块，所述计算机模块与所述信号发生模块相连接，并接收由所述信号发生模块传输的通信包；设备模块，所述设备模块与所述信号发生模块相连接，能够接收所述信号发生模块发送的振荡信号，并被振荡信号触发；传感器模块，所述传感器模块与所述计算机模块相连接，对目标物进行识别。本实用新型通过信号发生模块，使不带硬件触发功能的传感器的上位计算机与带硬件触发功能的设备同步，从而实现传感器的测距等功能。
12.上述专利文献虽然公开了一种计算机与带硬件触发功能设备的时钟驯服系统，但是，该系统检测精度不够高，可靠性不强，灵敏度不强，成本较高。


技术实现要素：

13.有鉴于此，本实用新型在于提供一种成本低，灵活性强，可靠性高，结构简单的一种基于时钟计时器驯服锁频环系统。
14.为了实现本实用新型目的，可以采取以下技术方案：
15.一种基于时钟计时器驯服锁频环系统，包括时钟选择开关，时钟选择控制器，外时钟驱动的计时器，内时钟驱动的计时器，cpu处理器，dac转化器，待驯服的压控晶振器，可编程时钟产生器，时钟输入器；
16.所述时钟选择开关，用于控制参照时钟信号源选择；所述时钟选择控制器，用于控制时钟选择开关电位；所述外时钟驱动计时器和内时钟驱动计时器，用于计量时钟信号的频率；所述cpu处理器，用于分析处理计时器的计量值；所述dac转化器，用于数字信号转化为模拟信号；所述待驯服的压控晶振器，用于产生晶振信号；所述可编程时钟产生器，用于将基准输入时钟频率进行转换；所述时钟输入器，是cpu处理器的时钟接口电路；
17.所述时钟选择开关将时钟信号分别输入至时钟选择控制器和外时钟驱动的计时器，该外时钟驱动的计时器将时钟信号输入至该cpu处理器，该 cpu处理器通过dac转化器控制所述待驯服的压控晶振器；所述待驯服的压控晶振器通过可编程时钟产生器将时钟信号输入至时钟输入器，该时钟输入器对内时钟驱动的计时器提供时钟驱动信号，该内时钟驱动的计时器将时钟信号输入至该cpu处理器；
18.所述cpu处理器控制该可编程时钟产生器。
19.本实用新型还包括正弦波信号源、正弦波转方波电路，所述正弦波信号源通过正弦波转方波电路将时钟信号输入至该时钟选择开关。
20.还包括时钟频率模块，所述时钟频率模块将秒脉冲时钟信号输入至该时钟选择开关。
21.所述时钟频率模块包括gps时钟模块或北斗时钟模块。
22.所述cpu处理器为型号是tms320c6657芯片。
23.所述cpu处理器包括dma摄取的存储器。
24.所述dac转换器包括dac接口，所述cpu处理器通过该dac接口控制该dac转化器。
25.所述可控时钟产生器包括时钟输出器，该时钟输出器用于输出时钟频率信号。
26.本实用新型的有益效果是：1)本实用新型结构合理，成本较低；2)本实用新型灵活性强，稳定性高，可靠性强；3)本实用新型通过时钟输入器输出时钟信号至cpu处理器，通过
该cpu处理器控制可控时钟产生器，简化了电路结构，提高了工作效率；本实用新型应用领域广泛，适合普遍推广。
附图说明
27.图1为本实用新型实施例一种基于时钟计时器驯服锁频环系统方框图。
具体实施方式
28.下面结合附图及本实用新型的实施例对实用新型作进一步详细的说明。
29.实施例1
30.参看图1，该一种基于时钟计时器驯服锁频环系统，包括时钟选择开关 3，时钟选择控制器4，外时钟驱动的计时器5，内时钟驱动的计时器6，cpu 处理器7，dac转化器7，待驯服的压控晶振器9，可编程时钟产生器10，时钟输入器12；
31.所述时钟选择开关3，用于控制参照时钟信号源选择；所述时钟选择控制器4，用于控制时钟选择开关3电位；所述外时钟驱动计时器5和内时钟驱动计时器6，用于计量时钟信号的频率，所述cpu处理器7，用于分析处理计时器的计量值；所述dac转化器8，用于数字信号转化为模拟信号；所述待驯服的压控晶振器9，用于产生晶振信号；所述可编程时钟产生器10，用于将基准输入时钟频率进行转换；所述时钟输入器12，是cpu处理器7 的时钟接口电路；
32.所述时钟选择开关3将时钟信号分别输入至时钟选择控制器4和外时钟驱动的计时器5，该外时钟驱动的计时器5将时钟信号输入至该cpu处理器 7，该cpu处理器7通过dac转化器8控制所述待驯服的压控晶振器9；所述待驯服的压控晶振器9通过可编程时钟产生器10将时钟信号输入至时钟输入器12；该时钟输入器12对内时钟驱动的计时器6提供时钟驱动信号，该内时钟驱动的计时器6将时钟信号输入至该cpu处理器7；
33.所述cpu处理器7还可控制该可编程时钟产生器10。
34.本实施例，所述时钟选择开关3是将外部参考时钟信号输入至该cpu 处理器7；
35.本实施例，所述cpu处理器7，用于驯服压控晶振器9，使其产生的频率输出锁住外部的参考时钟频率。
36.本实施例，所述可编程时钟产生器10，是用于将基准输入时钟频率变成其它频率；并且该可控编程时钟产生器10可以产生各种频率信号的输出，包括cpu处理器7自身需要的时钟信号。
37.本实施例，所述待驯服的压控晶振器9通过可编程时钟产生器10产生不同频率的时钟信号，某些作为输出，一道作为cpu处理器7的时钟输入。
38.本实施例，所述待驯服的压控晶振器9通过可控编程时钟产生器10产生各种频率信号的输出，包括cpu处理器7自身需要的时钟信号；
39.本实施例中，所述时钟选择控制器4将外部参考时钟信号输入至外时钟驱动的计时器5，这一计时器计量外部参考信号的频率；同时，内部cpu时钟驱动的计时器6计量cpu处理器7的时钟频率；通过比较这两个计时器的值，该cpu处理器7分析出待驯服的压控晶振器9所需的新控制电压；该cpu处理器7通过dac转化器8把分析出来的控制电压送往所述待驯服的压控晶振器9；
40.所述待驯服的压控晶振器9通过可控编程时钟产生器10产生各种频率信号的输出，包括cpu处理器7自身需要的时钟信号。
41.本实施例中，优选地，本实用新型还包括正弦波信号源1、正弦波转方波电路2，所述正弦波信号源1通过正弦波转方波电路2将时钟信号输入至该时钟选择开关3。
42.所述正弦波转方波电路2为型号是din44
‑
ibf的芯片。
43.本实用新型还包括时钟频率模块11，所述时钟频率模块11将秒脉冲信号输入至该时钟选择开关3。
44.优选地，所述时钟频率模块11包括gps时钟模块111或北斗时钟模块 112。
45.本实施例，优选地，所述cpu处理器为型号是tms320c6657芯片。
46.进一步，优选地，所述cpu处理器7包括dma摄取的存储器71，该 dma摄取的存储器71用于存储该cpu处理器7分析处理后的时钟信息。
47.本实施例，进一步，优选地，所述外时钟驱动的计时器5为型号是rx8025 的芯片。
48.本实施例，进一步，优选地，所述内时钟驱动的计时器5为型号是 pcf8563t的芯片。
49.本实施例，进一步，优选地，所述时钟输入器12为型号是ds12c887 的芯片。
50.所述外时钟驱动计时器5由外部输入时钟信息驱动内置时钟驱动计时器，然后将时钟信息输入至该cpu处理器7。
51.所述内时钟驱动计时器6由时钟输入器12提供时钟驱动信号，该内时钟驱动计时器6将时钟信息输入至该cpu处理器7。
52.本实施例，所述dac转换器8包括dac接口81，所述cpu处理器7 通过该dac接口81控制该dac转化器8。
53.本实施例，优选地，所述cpu处理器5通过该dac接口81控制该可编程时钟产生器10。
54.本实施例，优选地，所述可编程时钟产生器10可以选择型号为ms535 1m的芯片。
55.本实施例，进一步，优选地，所述可编程时钟产生器8包括时钟输出器 13，该时钟输出器13用于输出各种频率的时钟信号。
56.所述时钟输出器13可以将输出的时钟信号输出至其他电子电路或电子设备。
57.本实施例，所述正弦波信号源1提供的正弦波通过正弦波转方波电路2 后，转换成方波，经过时钟选择开关3的选择后驱动外时钟驱动的计时器5。
58.或者，gps时钟模块111或北斗时钟模块112产生的1
‑
pps秒脉冲信号经过时钟选择开关3的选择后驱动外时钟驱动的计时器5。
59.本实施例，所述时钟输入器12来自于外部可编程时钟产生器10，而该可编程时钟产生器10的基准时钟信号可以由基准时钟输入器提供，该基准时钟输入器提供的基准时钟信号可以来自待驯服的压控晶振器9。
60.该待驯服的压控晶振器9正是本实用新型需要驯服的器件。
61.本实施例，所述内时钟驱动的计时器6驱动信号由时钟输入器12提供。
62.本实用新型的目的是要去除这一行业的神秘化，提供一个简单牢靠而又灵活的基于时钟计时器驯服锁频环系统。本实用新型只需一个时钟驱动计时器的微处理器，但无需任何额外硬件或特殊滤波器设计等，大大简化了电路结构，也大大降低了成本，适于普遍推
广。
63.以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。