一种集成电路老化检测装置的制作方法

1.本实用新型属于集成电路老化检测装置领域，尤其是一种集成电路老化检测装置。


背景技术：

2.近年来，随着云计算和大数据的到来，人们对集成电路的可靠性要求越来越高。再加上晶体管尺寸及栅氧厚度的不断缩小，在如今的大数据时代，集成电路己成为各个领域实现信息化和智能化的基础，起着至关重要的作用。集成电路的发展经历了一个漫长的过程，它的进步使得各种半导体器件也迅速发展起来。
3.随着集成电路特征尺寸不断缩减，集成电路集成度不断提高，电子产品成本不断下降和其性能不断提高，系统的可靠性问题也越来越突出，但是高可靠性的表现能够在任何恶劣条件正常工作，如高温、高压、高辐射等。目前电路老化是影响集成电路可靠性的因素之一，然而现在的集成电路检测技术大都在预设在错误发生之前，在作业的过程电路发生老化时，集成电路输出会发生破坏，随着老化严重，电路时延又增大，使得系统的数据出现错误，作业过程数字集成电路一旦发生老化，芯片的某些参数将会发生变化，其性能也将会大幅度下降，电路老化是一个逐渐积累的过程，随着作业时间的推移，电路的性能会出现降级，所以说在电路作业过程中对电路老化检测尤其重要。


技术实现要素：

4.实用新型目的：提供一种集成电路老化检测装置，以解决现有技术存在的上述问题。
5.技术方案：一种集成电路老化检测装置，包括箱体，设置在所述箱体内部的集成电路本体，其特征在于，包括设置在所述集成电路本体上的监测模块，与所述监测模块连接在一起的触发器模块，与所述触发器模块连接在一起的预测模块，与所述触发器模块连接在一起的老化传感器单元；
6.所述老化传感器单元包括与所述触发器模块连接在一起的延迟单元，与所述延迟单元连接在一起的稳定单元，与所述稳定单元连接在一起的输出锁定单元。
7.在进一步实施例中，所述触发器模块与老化传感器单元连接在一起，组合成逻辑电路，所述逻辑电路分两路，所述逻辑电路的一路信号与触发器连接、另一路与所述老化传感器单元连接在一起。
8.在进一步实施例中，所述延迟单元仅在监控阶段打开。
9.在进一步实施例中，所述老化传感器单位还包括监测区间，所述逻辑电路的输出信号在监测区间发生跳变。
10.在进一步实施例中，所述延迟单元包括设置在集成电路本体上面的时刻信号，与所述时刻信号一端连接在一起的第一与非门g4，一端与所述第一与非门连接在一起的第二与非门g3，与所述第二与非门g3连接在一起的第三与非门g2,与所述第三与非门g2另一端
连接在一起的pmos管p3,分别与所述第三与非门g2、第二与非门g3和第一与非门g4的另一端连接在一起的pmos管p4，所述pmos管p4的另一端接vdd, 连接在所述第二与非门g3另一端的变频器，与所述变频器连接在一起的或非门g1，一端与所述变频器连接、另一端接vdd的pmos管p1，一端与所述pmos管p1连接、另一端与所述或非门g1连接的pmos管p2，一端与所述pmos管p2连接、另一端与所述第三与非门g2连接的pmos管p3，以及一端与所述pmos管p3连接的、另一端接地的nmos管n1，所述nmos管n1第三引脚与或非门g1连接。
11.有益效果：一种集成电路老化检测装置，通过将老化传感单元设计成三部门，通过延迟单元来产生延迟信号与原始信号一起，形成保护间隔，利用稳定单元保护间隔内组合电路的输出进行采样，如果组合逻辑的输出信号在保护带间隔内发生了跳装说明电路发生了老化。输出锁存器的作用是将最后采样后的结果进行锁存，从而产生稳定的信号。同时老化传感器单元中的延迟单元只能在监控时间段被打开，除了监控时间外，延迟单元要始终处于关闭状态，为了降低老化和功耗。换言之，延迟单元处于关闭状态时，不经历老化。同时如果组合逻辑的输出信号在保护带间隔范围内发生了跳变，说明电路老化超过了规定的阐值，即保护带违规，老化传感器单元就会发出一个跳变信号，即报警信号。
附图说明
12.图1是本实用新型的结构示意图；
13.图2是本实用新型中图1中a处的放大图；
14.图3是本实用新型中延迟单元的原理图。
15.附图标记为：箱体 1、集成电路2、监测模块 3、触发器模块4、预测模块5、老化传感器单元6、延迟单元7、稳定单元8、输出锁定单元9、监测区间10 。
具体实施方式
16.在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
17.如图1所示一种集成电路老化检测装置包括箱体 1、集成电路2、监测模块 3、触发器模块4、预测模块5、老化传感器单元6、延迟单元7、稳定单元8、输出锁定单元9、监测区间10。
18.其中集成电路本体设置在所述箱体的内部，监测模块置在所述集成电路本体的上面，触发器模块与所述监测模块连接在一起，预测模块与所述触发模块连接在一起，所述老化传感器单元与所述触发器模块连接在一起，其中延迟单元与所述触发器模块连接在一起，稳定单元与所述延迟单元连接在一起，输出锁定单元与所述稳定单元连接在一起，所述触发器与老化传感器单元连接在一起，组合成逻辑电路，所述逻辑电路分两路，所述逻辑电路的一路信号与触发器模块连接、另一路与所述老化传感器单元连接在一起。
19.作为一个优先方案，所述延迟单元仅在监控阶段打开。
20.具体的，所述老化传感器单元还包括监测区间，所述逻辑电路的输出信号在监测区间发生跳变。
21.如图2所示，所述延迟单元包括设置在集成电路本体上面的时刻信号，与所述时刻信号一端连接在一起的第一与非门g4，一端与所述第一与非门连接在一起的第二与非门g3，与所述第二与非门g3连接在一起的第三与非门g2,与所述第三与非门g2另一端连接在一起的pmos管p3,分别与所述第三与非门g2、第二与非门g3和第一与非门g4的另一端连接在一起的pmos管p4，所述pmos管p4的另一端接vdd, 连接在所述第二与非门g3另一端的变频器，与所述变频器连接在一起的或非门g1，一端与所述变频器连接、另一端接vdd的pmos管p1，一端与所述pmos管p1连接、另一端与所述或非门g1连接的pmos管p2，一端与所述pmos管p2连接、另一端与所述第三与非门g2连接的pmos管p3，以及一端与所述pmos管p3连接的、另一端接地的nmos管n1，所述nmos管n1第三引脚与或非门g1连接。
22.通过监控模块监测逻辑电路的输出信号是否在保护带时间窗口内发生变跳，如果在保护带时间窗口内，组合逻辑电路的输出信号发生了跳变，则说明在集成电路中存在一个路径或者多条路径己经发生老化。老化传感器中的延迟单元只能在监控时间段被打开，除了监控时间外，延迟单元要始终处于关闭状态，能够降低老化和功耗。换言之，延迟单元处于关闭状态时，不经历老化。
23.当作业时，即老化传感器单元处于工作状态，ｐｍｏｓ管ｐ１和ｐ３处于导通状态，或非口门ｇ１中的其中一个输入信号为逻辑状态０，此时或非口门ｇ１就相当于一个反相器，或非口门ｇ１的输出信号为反相的时钟信ｃｌｋｆ。由于此时ｐ１和ｐ３处于导通状态，所可把ｐｍｏｓ管ｐ２和ｎｍ０ｓ晶体管饥直接连接，这时ｐｍｏｓ管ｐ２和ｎｍｏｓ管ｎ１就相当于另一个反相器。结合两个连接反相器，所以１此时与非门g２的其中一个输入信号为时钟信号clk。当集成电路信号为逻辑状态１时，三个与非门ｇ２、ｇ３和ｇ４的其中一个输入信号为逻辑状态１，此时与非门ｇ２、ｇ３和ｇ４就相当于ｈ个反相器。综上，当全局信号ｍｏｎｉｔｏｒ为逻辑状态１时，ｐｍｏｓ管ｐ１和ｐ３导通，或非口门ｇ１、ｐｍｏｓ管ｐ２和ｎｍｏｓ管ｎ１直接连接，它们和三个与非口门ｇ２、ｇ３和ｇ４可看作是五个直接连接着的反相器，目的是对反相的时钟信号ｃｌｋｆ进行一定的延迟，最终产生的输出结果为延迟的反相时钟信号ｃｌｋｆ＿ｄ，当延迟的反相时钟信号ｃｌｋｆ＿ｄ和反相的时钟信号ｃｌｋｆ同为高电平时，此时就形成了保护带间隔。
24.以上结合附图详细描述了本实用新型的优选实施方式，但是，本实用新型并不限于上述实施方式中的具体细节，在本实用新型的技术构思范围内，可以对本实用新型的技术方案进行多种等同变换，这些等同变换均属于本实用新型的保护范围。