测试电路和测试设备的制作方法

1.本技术涉及测试领域，特别是涉及一种测试电路和测试设备。


背景技术：

2.igbt(insulated gate bipolar transistor)即绝缘栅双极型晶体管，是由bjt(双极型三极管)和mos(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有mosfet的高输入阻抗和gtr的低导通压降两方面的优点。gtr饱和压降低，载流密度大，但驱动电流较大。mosfet驱动功率很小，开关速度快，但导通压降大，载流密度小。igbt综合了以上两种器件的优点，驱动功率小而饱和压降低。因此绝缘栅双极型晶体管非常适合应用于变流系统如高压变频器、高压静止无功发生器、机车车辆牵引变流器、风力发电变流器、轻型直流输电等领域。
3.igbt的应用如此广泛，所以对igbt的性能测试变得尤为重要。能够体现igbt性能的主要有静态参数和动态参数。但是，现有的测试设备测试效率较低，这都影响了工作效率。


技术实现要素：

4.基于此，有必要针对yyy问题，提供一种xxx。《或直接正面描述》
5.一种测试电路，包括：
6.电源；
7.第一开关和第二开关，所述第一开关和所述第二开关依次串联于所述电源的正极和负极之间；
8.电感，所述电感包括第一端和第二端，所述电感的第一端连接于所述第一开关和所述第二开关之间；
9.二极管，所述二极管的阴极连接于所述电源的正极，所述二极管的阳极连接于所述电感的第二端；以及
10.测试端，所述测试端的一端与所述电感的第二端连接，所述测试端的另一端与所述电源的负极连接，所述测试端用于测试被测igbt芯片。
11.在一个实施例中，还包括：
12.第三开关，所述第三开关的一端与所述电源正极连接，所述第三开关的负极与所述二极管的负极连接。
13.在一个实施例中，所述第一开关、所述第二开关和所述第三开关中的一个或多个为绝缘栅双极型晶体管。
14.在一个实施例中，还包括控制电路，所述控制电路分别与所述第一开关和所述第二开关连接，所述控制电路用于控制所述第一开关和所述第二开关的工作状态。
15.在一个实施例中，所述控制电路还与所述第三开关连接，所述控制电路用于控制所述第三开关的工作状态。
16.在一个实施例中，所述控制电路还与插接于所述测试端的被测igbt芯片连接，所述控制电路用于控制所述被测igbt芯片的工作状态。
17.在一个实施例中，所述控制电路还与所述电源连接，所述控制电路用于控制所述电源的工作状态。
18.在一个实施例中，所述电源包括电容，所述电容的正极板作为所述电源的正极，所述电容的负极板作为所述电容的负极，所述第一开关、所述第二开关依次串联于所述电容的正极板和负极板。
19.在一个实施例中，所述电源为直流电源。
20.一种测试设备，包括所述的测试电路。
21.本技术实施例提供的所述测试电路包括电源、第一开关、第二开关、电感、二极管和测试端。所述第一开关和第二开关依次串联于所述电源的正极和负极之间。所述第一开关和所述第二开关依次串联于所述电源的正极和负极之间。所述电感包括第一端和第二端。所述电感的第一端连接于所述第一开关和所述第二开关之间。所述二极管的阴极连接于所述电源的正极。所述二极管的阳极连接于所述电感的第二端。所述测试端的一端与所述电感的第二端连接。所述测试端的另一端与所述电源的负极连接。所述测试端用于测试被测igbt芯片。通过将所述电源的负极和所述电感的第二端通过所述第二开关连接，可以使得所述电感、所述二极管、所述电源的正极、所述电源的负极、所述第二开关串联形成第二回路。当测试完成后，所述被测igbt芯片断开时，所述电感中的电流可以在所述第二回路中循环释放。电流经过所述电容和所述第二开关后消耗的更快。因此所述第二回路中的电流释放到零更快，便于进行下一次测试。因此通过所述测试电路测试所述被测igbt芯片，能够提高测试效率。
附图说明
22.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
23.图1为本技术实施例提供的测试电路示意图；
24.图2为本技术另一个实施例提供的测试电路示意图；
25.图3为本技术另一个实施例提供的测试电路示意图；
26.图4为本技术一个实施例提供的测试电路测试方法时序图；
27.图5为本技术一个实施例提供的测试设备示意图。
28.附图标记说明：
29.测试电路10、电源100、电容110、第一开关210、第二开关220、第三开关230、电感240、第一端241、第二端242、二极管250、测试端260、被测igbt芯片270、控制电路280、第一回路310、第二回路320、充电设备120。
具体实施方式
30.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术
的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本技术。但是本技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似改进，因此本技术不受下面公开的具体实施的限制。
31.本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本技术所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本技术的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
32.在本技术中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
33.能够体现igbt性能的主要有静态参数和动态参数。其中igbt的动态参数的测量就相对复杂。igbt的动态参数主要包括：tdon，tr，tdoff，tf，eon，eoff等。发明人研究发现，传统的igbt测试设备，实际应用时由于电感负载的存在，每次测试后，都要等电感负载上电流缓慢释放到零，才能进行下一次测试。同时母线电容因为上一次测试造成的电压下降也需要时间来补充。整体的测试效率就会受到这个时间的影响。测试电流越大，测试效率越低。
34.请参见图1，本技术实施例提供一种测试电路10。所述测试电路10包括电源100、第一开关210、第二开关220、电感240、二极管250和测试端260。所述第一开关210和第二开关220依次串联于所述电源100的正极和负极之间。所述第一开关210和所述第二开关220依次串联于所述电源100的正极和负极之间。所述电感240包括第一端241和第二端242。所述电感240的第一端241连接于所述第一开关210和所述第二开关220之间。所述二极管250的阴极连接于所述电源100的正极。所述二极管250的阳极连接于所述电感240的第二端242。所述测试端260的一端与所述电感240的第二端242连接。所述测试端260的另一端与所述电源100的负极连接。所述测试端260用于测试被测igbt芯片270。
35.本技术实施例中，所述第一开关210的一端与所述电源100的正极连接。所述第一开关210的另一端与所述第二开关220的一端连接。所述第二开关220的另一端与所述电源100的负极连接。所述第一开关210、所述电感240和所述二极管250传来形成回路。所述第二开关220、所述电感240和所述测试端260串联形成回路。
36.所述电源100可以为直流电源100。所述二极管250具有单向导通功能。所述电感240可以具有续流的作用。所述第一开关210和所述第二开关220可以根据需要导通或者断开。所述测试端260可以用于插接所述被测igbt芯片270。可以理解，所述被测igbt芯片270的类型和功能不限，只要所述被测igbt芯片270中存在igbt器件即可。
37.当所述被测igbt芯片270插接于所述测试端260后，可以对所述被测igbt芯片270进行检测。
38.请参见图2，在测试过程中，可以先控制所述第一开关210导通。所述第一开关210、
所述电感240和所述二极管250形成第一回路310。同时控制所述第二开关220处于断开的状态，控制所述被测igbt芯片270处于导通的状态。在上述状态下，所述电容110的正极、所述第一开关210、所述电感240、所述被测igbt芯片270和所述电容110的负极串联形成回路。此时述电容110可以通过所述第一开关210给所述电感240充电。当所述电感240的电流(iload)达到预设值后，可以控制所述被测igbt芯片270断开。所述电感240的电流可以反应所述被测igbt芯片270的电流。所述第一开关210保持导通的状态，所述第二开关220保持断开的状态。在所述被测igbt芯片270断开时，所述被测igbt芯片270的电压、电流会有一个突变。该突变能够反应所述被测igbt芯片270的动态参数。
39.随后可以再控制所述被测igbt芯片270导通。此时所述电容110继续给所述电感240充电。所述电容110的电流开始增大。在一段时间后，可以控制所述第一开关210断开，同时控制所述被测igbt芯片270断开。同时控制所述第二开关220导通。此时所述电感240、所述二极管250、所述电源100的正极、所述电源100的负极、所述第二开关220串联形成第二回路320。
40.可以理解，当所述电感240的第一端241和所述电源100的负极一直处于断路的状态时，测试完后，所述被测igbt芯片270断开时，所述电感240中的电流只能在所述电感240、所述二极管250和所述第一开关210形成的第一回路310循环消耗，所述第一回路310中电流释放到零需要较长的时间。
41.本技术实施例，通过将所述电源100的负极和所述电感240的第二端242通过所述第二开关220连接，可以使得所述电感240、所述二极管250、所述电源100的正极、所述电源100的负极、所述第二开关220串联形成第二回路320。当测试完成后，所述被测igbt芯片270断开时，所述电感240中的电流可以在所述第二回路320中循环释放。电流经过所述电容110和所述第二开关220后消耗的更快。因此所述第二回路320中的电流释放到零更快，便于进行下一次测试。因此通过所述测试电路10测试所述被测igbt芯片270，能够提高测试效率。
42.可以理解，在所述测试电路10的工作过程中，给所述被测igbt芯片270两次脉冲，控制所述被测igbt芯片270两次断开和闭合，并同时监测所述被测igbt芯片270的电流和电压的变化。得到电流
‑
电压
‑
时间的对应关系。通过所述电流
‑
电压
‑
时间的对应关系，可以得到所述被测igbt芯片270的性能参数。
43.在一个实施例中，所述测试电路10还包括第三开关230。所述第三开关230的一端与所述电源100正极连接。所述第三开关230的负极与所述二极管250的负极连接。所述第三开关230可以作为所述测试电路10的总开关。所述第三开关230可以最先导通。所述第三开关230也可以与所述第二开关220同时导通。当测试完成，控制所述被测igbt芯片270断开时，所述第三开关230可以保持闭合的状态。此时所述电感240、所述二极管250、所述第三开关230、所述电源100的正极、所述电源100的负极、所述第二开关220串联形成第二回路320。所述电感240中的电流可以在所述第二回路320中快速消耗。
44.在一个实施例中，所述第三开关230为绝缘栅双极型晶体管。当测试完成时，控制所述第一开关210断开的时候，也可以控制所述第三开关230断开。由于所述绝缘栅双极型晶体管在两端具有电压差时具有双向导通的特性，此时电流经过第三开关230回流到电源100。此时所述第二回路320仍然导通。所述电感240中的电流能够快速消耗。
45.请参见图3，在一个实施例中，所述第一开关210、所述第二开关220和所述第三开
关230中的一个或多个为绝缘栅双极型晶体管。
46.在一个实施例中，所述测试电路10还包括控制电路280。所述控制电路280分别与所述电源100、所述第一开关210、所述第二开关220、以及插接于所述测试端260的被测igbt芯片270连接。所述控制电路280用于控制所述电源100、所述第一开关210、所述第二开关220、以及插接于所述测试端260的被测igbt芯片270的工作状态。所述控制电路280可以为控制芯片。所述控制芯片中可以集成控制程序。所述控制电路280可以根据所述控制程序控制所述电源100、所述第一开关210、所述第二开关220、以及插接于所述测试端260的被测igbt芯片270的工作状态。
47.在一个实施例中，所述控制电路280还与所述第三开关230连接。所述控制电路280用于控制所述第三开关230的工作状态。
48.可以理解，所述测试电路10可以与所述电源100、所述第一开关210、所述第二开关220、所述第三开关220和插接于所述测试端260的被测igbt芯片270的任意一个或多个连接。
49.在一个实施例中，所述电源100包括电容110。所述电容110的正极板作为所述电源100的正极。所述电容110的负极板作为所述电容110的负极。所述第一开关210、所述第二开关220依次串联于所述电容110的正极板和负极板。所述电源100还可以包括充电设备120。所述充电设备120的正极和负极可以与所述电容110的正极板和所述电容110的负极板连接。控制电路280可以与所述充电设备120连接。所述控制电路280可以控制所述充电设备120给所述电容110充电。
50.本技术实施例还提供一种测试设备。所述测试设备包括所述的测试电路10。所述测试设备可以用于测试所述被测igbt芯片270。
51.本技术实施例还提供一种测试电路10的测试方法。所述测试电路10包括电源100、第一开关210、第二开关220、电感240、二极管250和测试端260。所述第一开关210和第二开关220依次串联于所述电源100的正极和负极之间。所述第一开关210和所述第二开关220依次串联于所述电源100的正极和负极之间。所述电感240包括第一端241和第二端242。所述电感240的第一端241连接于所述第一开关210和所述第二开关220之间。所述二极管250的阴极连接于所述电源100的正极。所述二极管250的阳极连接于所述电感240的第二端242。所述测试端260的一端与所述电感240的第二端242连接。所述测试端260的另一端与所述电源100的负极连接。所述测试端260用于测试被测igbt芯片270。所述测试方法包括：
52.s10,在第一时刻控制所述第一开关210导通；
53.s20,在第二时刻控制所述被测igbt芯片270导通；
54.s30,在第三时刻控制所述被测igbt芯片270断开；
55.s40,在第四时刻控制所述被测igbt芯片270导通；
56.s50,在第五时刻控制所述第一开关210断开，控制所述第二开关220导通，控制所述被测igbt芯片270断开。
57.其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻依次按照时间先后排列。
58.请参见图4，所述s10中，所述第一时刻可以用t0表示。在t0时刻给所述第一开关210高电平信号，控制所述第一开关210导通。此时所述第一开关210、所述电感240和所述二
极管250形成所述第一回路310。在t0时刻，控制所述第二开关220处于断开的状态，同时控制所述被测igbt芯片270处于断开的状态。其中，vge反应控制所述被测igbt芯片270的信号电压。vce反应所述被测igbt芯片270的电压。
59.所述s20中，所述第二时刻用t1表示。在t1时刻给所述被测igbt芯片270高电平信号，控制所述被测igbt芯片270导通。在上述状态下，所述电容110的正极、所述第一开关210、所述电感240、所述被测igbt芯片270和所述电容110的负极串联形成回路。此时所述电容110可以通过所述第一开关210给所述电感240充电。t0和t1之间的间隔可以用来使得第一开关210充分导通。
60.所述s30中，所述第三时刻用t2表示。在t2时刻，所述第一开关210保持导通的状态，所述第二开关220保持断开的状态。所述电感240的电流达到预设值，同时给所述被测igbt芯片270低电平，控制所述被测igbt芯片270断开。在所述被测igbt芯片270断开时，所述被测igbt芯片270的电压和电流会有一个突变。该突变能够反应所述被测igbt芯片270的动态参数。
61.所述s40中，所述第四时刻用t3表示。在t3时刻可以控制所述被测igbt芯片270导通。此时所述电容110继续给所述电感240充电。所述电容110的电流开始增大。
62.所述s50中，所述第五时刻用t4表示。在t4时刻可以控制所述第一开关210断开，同时控制所述被测igbt芯片270断开，控制所述第二开关220导通。此时所述电感240、所述二极管250、所述电源100的正极、所述电源100的负极、所述第二开关220串联形成第二回路320。通过将所述电源100的负极和所述电感240的第二端242通过所述第二开关220连接，当测试完成后，所述被测igbt芯片270断开时，所述电感240中的电流可以在所述第二回路320中循环释放。电流经过所述电容110和所述第二开关220后消耗的更快。因此所述第二回路320中的电流释放到零更快，便于进行下一次测试。因此通过所述测试电路10测试所述被测igbt芯片270，能够提高测试效率。
63.在一个实施例中，所述测试电路还包括第三开关230。所述第三开关230的一端与所述电源正极连接，所述第三开关230的负极与所述二极管250的负极连接，所述第三开关230具有双向导通功能。所述方法包括：
64.在第一时刻控制所第三开关导通。
65.请参见图5，本技术实施例还提供一种测试设备20。所述测试设备包括存储器和处理器。所述存储器存储有计算机程序。所述处理器执行所述计算机程序时实现上述测试电路1010测试方法所述的方法步骤：
66.在第一时刻控制所述第一开关210导通；
67.在第二时刻控制所述被测igbt芯片270导通；
68.在第三时刻控制所述被测igbt芯片270断开；
69.在第四时刻控制所述被测igbt芯片270导通；
70.在第五时刻控制所述第一开关210断开，控制所述第二开关220导通，控制所述被测igbt芯片270断开。
71.其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻、所述第五时刻依次按照时间先后排列。
72.在一个实施例中，所述测试设备20的内部结构图可以如图5所示。该测试设备包括
通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该测试设备的处理器用于提供计算和控制能力。该测试设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该测试设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种测试电路1010测试方法。该测试设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该测试设备的输入装置可以是显示屏上覆盖的触摸层，也可以是测试设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
73.本技术实施例还提供一种计算机可读存储介质。所述计算机可读存储介质上存储有计算机程序。所述计算机程序被处理器执行时实现上述测试电路1010测试方法所述的方法的步骤，所述步骤包括：
74.在第一时刻控制所述第一开关210导通；
75.在第二时刻控制所述被测igbt芯片270导通；
76.在第三时刻控制所述被测igbt芯片270断开；
77.在第四时刻控制所述被测igbt芯片270导通；
78.在第五时刻控制所述第一开关210断开，控制所述第二开关220导通，控制所述被测igbt芯片270断开。
79.其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻、所述第五时刻依次按照时间先后排列。
80.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
81.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
82.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。