测试电路和测试设备的制作方法

1.本技术涉及测试领域，特别是涉及一种测试电路、测试设备以及测试电路测试方法。


背景技术：

2.半导体二极管是电子电路产品中常用的电子器件。半导体二极管技术的高速发展，使得集成电路更加优化，在各个领域都起到了积极的作用。功率二极管是电力电子线路最基本的组成单元，它的单向导电性可用于电路的整流、箝位、续流。合理应用功率二极管的性能是电力电子电路的重要内容。功率二极管是以pn结为基础的，实际上就是由一个面积较大的pn结和两端引线封装组成的。
3.功率二极管的应用如此广泛，对功率二极管的动态性能测试变得尤为重要。但是现有的测试设备对功率二极管测试效率较低。


技术实现要素：

4.基于此，有必要针对上述问题，提供一种测试电路和测试设备。
5.一种测试电路，包括：
6.电源；
7.二极管，所述二极管的阴极与所述电源的正极连接；
8.电感，包括第一端和第二端，所述电感的第一端与所述二极管的阳极连接；
9.第一开关，所述第一开关的一端与所述电源的正极连接，所述第一开关的另一端与所述电感的第二端连接；
10.第二开关，所述第二开关的一端与所述二极管的阳极连接，所述第二开关的另一端与所述电源的负极连接；以及
11.测试端，所述测试端的一端与所述电感的第二端连接，所述测试端的另一端与所述电源的负极连接，所述测试端用于插接功率二极管。
12.在一个实施例中，还包括第三开关，所述第三开关的一端与所述电源的正极连接，所述第三开关的另一端与所述二极管的阴极连接。
13.在一个实施例中，所述第三开关为绝缘栅双极型晶体管。
14.在一个实施例中，所述第二开关为金属
‑
氧化物半导体场效应晶体管。
15.在一个实施例中，所述电源包括电容，所述电容的正极板与所述二极管的负极连接，所述电容的负极板与所述二极管的正极连接。
16.在一个实施例中，所述电源为直流电源。
17.在一个实施例中，所述测试电路还包括控制电路，所述控制电路与所述第一开关和所述第二开关连接。
18.在一个实施例中，还包括第三开关，所述第三开关的一端与所述电源的正极连接，所述第三开关的另一端与所述二极管的阴极连接，所述控制电路与所述第三开关连接。
19.在一个实施例中，所述控制电路还与所述电源连接。
20.一种测试设备，包括所述的测试电路。
21.本技术实施例提供一种测试电路。所述测试电路包括电源、二极管、电感、第一开关、第二开关和测试端。所述二极管的阴极与所述电源的正极连接。所述电感包括第一端和第二端。所述电感的第一端与所述二极管的阳极连接。所述第一开关的一端与所述电源的正极连接。所述第一开关的另一端与所述电感的第二端连接。所述第二开关的一端与所述二极管的阳极连接。所述第二开关的另一端与所述电源的负极连接。所述测试端的一端与所述电感的第二端连接。所述测试端的另一端与所述电源的负极连接。所述测试端用于插接功率二极管。
22.所述测试电路工作时，先控制所述第二开关导通。然后控制所述第一开关导通。此时所述电源、所述第一开关、所述第二开关形成回路。所述电源给所述电感充电。当所述电感中的电流达到一定值时，控制所述第一开关断开。此时所述电感形成由所述第二端流向第一端的电流。所述电感、所述第二开关、所述功率二极管形成电流回路。此时所述电感通过所述第二开关向所述测试端的功率二极管放电。经过一段时间后，控制所述第一开关导通。所述电源继续给所述电感充电，且所述电源给所述功率二极管反向电压。由于所述功率二极管的反向恢复特性，因此集成所述功率二极管的被测芯片中会形成反向电流。采集上述过程中的电流随时间变化的数据，就可以得到所述功率二极管的动态参数。随后，控制所述第一开关和所述第二开关断开，所述电感、所述二极管、所述电源、所述功率二极管形成回路。所述电感中的电流可以在所述电感、所述二极管、所述电源和所述功率二极管形成回路中快速释放。所述电感中的电流能够快速降低到零。因此所述测试电路可以快速启动第二次测试，大大提高测试效率。
附图说明
23.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为本技术实施例提供的测试电路示意图；
25.图2为本技术另一个实施例提供的测试电路示意图；
26.图3为本技术另一个实施例提供的测试电路示意图；
27.图4为本技术一个实施例提供的测试电路测试方法时序图；
28.图5为本技术一个实施例提供的测试设备示意图。
29.附图标记说明：
30.测试电路10、电源100、二极管110、电感120、第一端121、第二端122、第一开关210、第二开关220、第三开关230、测试端240、控制电路300、第一回路410、第二回路420、测试设备20。
具体实施方式
31.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术
的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本技术。但是本技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似改进，因此本技术不受下面公开的具体实施的限制。
32.本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本技术所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本技术的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
33.在本技术中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
34.功率二极管的动态性能测试变动态参数主要包括：irr(反向重复平均电流、最大反向恢复电流)，trr(二极管110反向恢复时间)，qrr(反向恢复电荷)等。这些动态参数是衡量功率二极管性能的重要指标。然而，发明人研究发现，现有的测试电路10在实际应用时，由于电感120负载的存在，每次测试后，都要等电感120负载上电流缓慢释放到零，才能进行下一次测试。同时母线电容因为上一次测试造成的电压下降也需要时间来补充。因此测试时设备的整体的测试效率就会受到这个时间的影响，电流越大，测试效率越低。
35.请参见图1，本技术实施例提供一种测试电路10。所述测试电路10包括电源100、二极管110、电感120、第一开关210、第二开关220和测试端240。所述二极管110的阴极与所述电源100的正极连接。所述电感120包括第一端121和第二端122。所述电感120的第一端121与所述二极管110的阳极连接。所述第一开关210的一端与所述电源100的正极连接。所述第一开关210的另一端与所述电感120的第二端122连接。所述第二开关220的一端与所述二极管110的阳极连接。所述第二开关220的另一端与所述电源100的负极连接。所述测试端240的一端与所述电感120的第二端122连接。所述测试端240的另一端与所述电源100的负极连接。所述测试端240用于插接功率二极管。
36.所述电源100可以为直流电源100。所述二极管110具有单向导通功能。所述电感120可以具有续流的作用。所述第一开关210和所述第二开关220可以根据需要导通或者断开。所述测试端240可以用于插接功率二极管。可以理解，所述测试端240也可以用于插接其它需要所述测试电路10功能的被测试器件。所述测试端240插接功率二极管时，所述功率二极管的阴极与所述电感120的第二端122连接，所述功率二极管的阳极与所述电源100的负极连接。
37.当所述测试端240插接所述功率二极管，且所述第二开关220导通时，所述电感120、所述第二开关220和所述功率二极管形成回路。
38.当所述测试端240插接所述功率二极管，且所述第一开关210断开、所述第二开关220断开时，所述电源100、所述功率二极管、所述电感120、所述二极管110形成回路。
39.请参见图2，进行测试时，先控制所述第二开关220导通。然后控制所述第一开关210导通。此时所述电源100、所述第一开关210、所述第二开关220形成回路。所述电源100给所述电感120充电。当所述电感120中的电流达到一定值时，控制所述第一开关210断开。此时所述电感120形成由所述第二端122流向第一端121的电流。所述电感120、所述第二开关220、所述功率二极管形成第一回路410。此时所述电感120通过所述第二开关220向所述测试端240的功率二极管放电。经过一段时间后，控制所述第一开关210导通。所述电源100继续给所述电感120充电，且所述电源100给所述功率二极管反向电压。由于所述功率二极管的反向恢复特性，因此集成所述功率二极管的被测芯片中会形成反向电流。采集上述过程中的电流随时间变化的数据，就可以得到所述功率二极管的动态参数。随后，控制所述第一开关210和所述第二开关220断开，所述电感120、所述二极管110、所述电源100、所述功率二极管形成第二回路420。所述电感120中的电流可以在所述电感120、所述二极管110、所述电源100和所述功率二极管形成的第二回路420中快速释放。所述电感120中的电流能够快速降低到零。因此可以快速启动第二次测试，大大提高测试效率。
40.在一个实施例中，可以通过两次脉冲控制所述第一开关210导通和断开，进而采集所述功率二极管的时间
‑
电流数据。通过所述功率二极管的时间
‑
电流数据能够得到所述功率二极管的动态参数。
41.在一个实施例中，所述测试电路10包括第三开关230。所述第三开关230的一端与所述电源100的正极连接。所述第三开关230的另一端与所述二极管110的阴极连接。可以理解，所述第三开关230可以为所述测试电路10的总开关。所述第三开关230导通的时间可以早于所述第一开关210和所述第二开关220导通的时间。当测试完毕后，可以控制所述第三开关230断开，保证所述测试电路10的安全。
42.请参见图3，在一个实施例中，所述第三开关230为绝缘栅双极型晶体管(igbt)。所述绝缘栅双极型晶体管为mos结构双极器件，属于具有功率mosfet的高速性能与双极的低电阻性能的功率器件。所述绝缘栅双极型晶体管(igbt)具有饱和压降小、电流大、耐压高，适合功率器件测试的应用等优点，同时所述绝缘栅双极型晶体管内部结构可以有双向导通特性，降低了该发明中时序控制的要求。由于所述绝缘栅双极型晶体管具有双向导通特性。因此，当电流从所述电源100流向所述第一开关210，以及电流从所述第一开关210流向所述电源100时，可以不用单独控制所述第三开关230。所述测试电路10使用更为便捷。
43.在一个实施例中，所述第二开关220为金属
‑
氧化物半导体场效应晶体管(mosfet)。所述金属
‑
氧化物半导体场效应晶体管具有在很小电流和很低电压的条件下工作的特性，而且它的制造工艺可以很方便地把很多场效应管集成在一块硅片上。
44.在一个实施例中，所述电源100包括电容。所述电容的正极板与所述二极管110的负极连接，所述电容的负极板与所述二极管110的正极连接。所述电容的正极板和所述电容的负极板可以分别连接充电设备正负极。当所述电容放完电后，可以通过充电设备给所述电容充电。
45.在一个实施例中，所述测试电路10还包括控制电路300。所述控制电路300分别与所述电源100、所述第一开关210、所述第二开关220和所述第三开关230连接。通过所述控制电路300可以控制所述电源100是否充电。所述控制电路300还可以用于控制所述第一开关210、所述第二开关220和所述第三开关230的导通和断开。
46.在一个实施例中，所述控制电路300可以仅与所述第一开关210和所述第二开关220连接。所述控制电路300可以仅与所述第一开关210、所述第二开关220连接和所述第三开关230连接。
47.在一个实施例中，所述控制电路300可以与所述电源100、所述第一开关210、所述第二开关220和所述第三开关230中的一个或者多个连接。
48.本技术实施例还提供一种测试电路10的测试方法。所述测试电路10包括电源100、二极管110、电感120、第一开关210、第二开关220和测试端240。所述二极管110的阴极与所述电源100的正极连接。所述电感120包括第一端121和第二端122。所述电感120的第一端121与所述二极管110的阳极连接。所述第一开关210的一端与所述电源100的正极连接。所述第一开关210的另一端与所述电感120的第二端122连接。所述第二开关220的一端与所述二极管110的阳极连接。所述第二开关220的另一端与所述电源100的负极连接。所述测试端240的一端与所述电感120的第二端122连接。所述测试端240的另一端与所述电源100的负极连接。所述测试端240用于插接功率二极管。所述测试方法包括：
49.s10,在第一时刻控制所述第二开关220导通；
50.s20,在第二时刻控制所述第一开关210导通；
51.s30,在第三时刻控制所述第一开关210断开；
52.s40,在第四时刻控制所述第一开关210导通；
53.s50,在第五时刻控制所述第一开关210和所述第二开关220断开；
54.其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻依次按照时间先后排列。
55.本技术实施例还提供一种测试设备。所述测试设备包括上述实施例所述的测试电路10。所述测试设备可以用于测试集成芯片等被测器件。所述被测器件中可以集成所述功率二极管。
56.请参见图4，所述第一时刻对应t0,所述第二时刻对应t1,所述第三时刻对应t2,所述第四时刻对应t3，所述第五时刻对应t4。
57.所述s10中，在t0时，先控制所述第二开关220导通。
58.所述s20中，在t1时，控制所述第一开关210导通。此时所述电源100、所述第一开关210、所述第二开关220形成回路。所述电源100给所述电感120充电。
59.所述s30中，在t2时，当所述电感120中的电流达到一定值时，控制所述第一开关210断开。此时所述电感120形成由所述第二端122流向第一端121的电流。所述电感120、所述第二开关220、所述功率二极管形成电流回路。此时所述电感120通过所述第二开关220向所述测试端240的功率二极管放电。
60.所述s40中，在t3时，控制所述第一开关210导通。所述电源100继续给所述电感120充电，且所述电源100给所述功率二极管反向电压。由于所述功率二极管的反向恢复特性，因此集成所述功率二极管的被测芯片中会形成反向电流。采集上述过程中的电流随时间变化的数据，就可以得到所述功率二极管的动态参数。
61.所述s50中，在t4时，控制所述第一开关210和所述第二开关220断开，所述电感120、所述二极管110、所述电源100、所述功率二极管形成回路。所述电感120中的电流可以在所述电感120、所述二极管110、所述电源100和所述功率二极管形成回路中快速释放。所
述电感120中的电流能够快速降低到零。因此可以快速启动第二次测试，大大提高测试效率。
62.图4中i dut代表被测器件电流。v dut代表被测器件的电压。k1代表第三开关230。k2代表第二开关210。k3代表第三开关230。在上述实施例中，i dut可以代表功率二极管中的电流或者电感120中的电流。结合图4可知，在t4后，电感120中的电流迅速减小，便于迅速开启第二次测试。所述测试电路10能够大大提高测试效率。
63.在一个实施例中，所述测试电路10还包括第三开关230。所述第三开关230的一端与所述电源100的正极连接。所述第三开关230的另一端与所述二极管110的阴极连接。所述测试方法包括：
64.在第一时刻控制所第三开关230导通。所述第三开关230可以控制整个所述测试电路10的开启和关闭。
65.请参见图5，本技术实施例还提供一种测试设备20。所述测试设备包括存储器和处理器。所述存储器存储有计算机程序。所述处理器执行所述计算机程序时实现上述测试电路10测试方法所述的方法步骤。
66.所述测试方法包括：
67.s10,在第一时刻控制所述第二开关220导通；
68.s20,在第二时刻控制所述第一开关210导通；
69.s30,在第三时刻控制所述第一开关210断开；
70.s40,在第四时刻控制所述第一开关210导通；
71.s50,在第五时刻控制所述第一开关210和所述第二开关220断开；
72.其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻依次按照时间先后排列。
73.在一个实施例中，所述测试设备20的内部结构图可以如图5所示。该测试设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该测试设备的处理器用于提供计算和控制能力。该测试设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该测试设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种测试电路10测试方法。该测试设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该测试设备的输入装置可以是显示屏上覆盖的触摸层，也可以是测试设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
74.本技术实施例还提供一种计算机可读存储介质。所述计算机可读存储介质上存储有计算机程序。所述计算机程序被处理器执行时实现上述测试电路10测试方法所述的方法的步骤，所述步骤包括：
75.s10,在第一时刻控制所述第二开关220导通；
76.s20,在第二时刻控制所述第一开关210导通；
77.s30,在第三时刻控制所述第一开关210断开；
78.s40,在第四时刻控制所述第一开关210导通；
79.s50,在第五时刻控制所述第一开关210和所述第二开关220断开；
80.其中，所述第一时刻、所述第二时刻、所述第三时刻、所述第四时刻依次按照时间先后排列。
81.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
82.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
83.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。