一种忆阻器状态读取电路的制作方法

1.本实用新型涉及忆阻器读写技术领域，尤其涉及一种忆阻器状态读取电路。


背景技术：

2.1971年，华裔科学家蔡少棠教授提出了忆阻器的概念，然而，在提出概念之后的三十几年里，研究者们对忆阻器的研究进展缓慢。直到2008年，惠普实验室制备出世界上首个纳米尺寸的忆阻器元件，立即引起了众多学者和工程师们的浓厚兴趣，忆阻器成为了研究的新热点。
3.因此，当前研究中，越来越多的学者将忆阻元件应用于电路设计，尤其是信息存储及逻辑运算等领域。然而，目前忆阻器的读写对电路要求比较高，限制了忆阻器在实际中的应用。
4.故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。


技术实现要素：

5.有鉴于此，确有必要提供一种忆阻器状态读取电路，能够以更为简单的电路结构实现忆阻器状态的读取。
6.为了解决现有技术存在的技术问题，本实用新型的技术方案如下：
7.一种忆阻器状态读取电路，该读取电路并接在忆阻器两端，其在忆阻器的一端产生激励信号，并在忆阻器的另一端读取输出状态以此获取忆阻器的状态；所述读取电路至少包括第一电阻r1、激励模块和状态获取模块，其中，激励模块与忆阻器的一端相连接，用于向忆阻器输出电压信号；忆阻器的另一端与第一电阻r1的一端相连接作为状态输出端，第一电阻r1的另一端接地；状态获取模块与状态输出端相连接，用于获取状态输出端的电压状态并以此获取忆阻器的状态。
8.作为进一步的改进方案，所述状态获取模块采用比较器实现，比较器的两个输入端分别与忆阻器的两端相连接，比较器的输出为忆阻器的状态。
9.作为进一步的改进方案，第一电阻r1的阻值介于忆阻器高阻态和低阻态之间。
10.作为进一步的改进方案，忆阻器高阻态时阻值为100kω。
11.作为进一步的改进方案，忆阻器低阻态时阻值为100ω。
12.作为进一步的改进方案，第一电阻r1的阻值为1kω至10kω之间。
13.作为进一步的改进方案，所述状态获取模块采用ad模块实现。
14.与现有技术相比较，本实用新型通过简单的电路结构实现忆阻器的状态读取功能，能够通过电阻分压的形式快速、准确读取忆阻器的状态。
附图说明
15.图1为本实用新型中忆阻器的元件符号示意图。
16.图2为本实用新型忆阻器状态读取电路的示意图。
17.图3为本实用新型中读取电路的原理框图。
18.图4为本实用新型另一种实施方式中读取电路的原理示意图。
19.如下具体实施例将结合上述附图进一步说明本实用新型。
具体实施方式
20.以下将结合附图对本实用新型提供的技术方案作进一步说明。
21.忆阻器的阻值具有明显的开关特性和可控性，也即，当加在忆阻器两端的正向或反向电压超过一定阈值时，其阻值在高阻态和低阻态之间相互转换。参见图1，所示为忆阻器的电路符号，当忆阻器两端输入一定正向电压时，忆阻器为高阻态，并当正向电压消失时，也能保持高阻态；而当忆阻器两端输入一定反向电压时，忆阻器为低阻态，并当反向电压消失时，也能保持低阻态。因此，可以利用忆阻器的这个特性，实现信息存储及逻辑运算。在以下论述中，以忆阻器高阻态表示逻辑
‘1’
，以忆阻器低阻态表示逻辑
‘0’
，当然实际电路应用中，也可以作相反的约定。
22.参见图2，所示为本实用新型忆阻器状态读取电路的示意图，读取电路并接在忆阻器的两端。其中，读取忆阻器状态时，接通读取电路形成读取回路，读取电路在忆阻器的一端产生激励信号，并在忆阻器的另一端读取输出状态以此获取忆阻器的状态。也即，当忆阻器处于不同状态(高阻态或低阻态)，在忆阻器一端输入激励信号，其另一端的输出信号会产生不同的状态，本实用新型正是利用这个原理读取忆阻器的状态。
23.参见图3，所示为本实用新型忆阻器状态读取电路的原理框图，读取电路至少包括第一电阻r1、激励模块和状态获取模块，其中，激励模块与忆阻器的一端相连接，用于向忆阻器输出电压信号；忆阻器的另一端与第一电阻r1 的一端相连接作为状态输出端，第一电阻r1的另一端接地；状态获取模块与状态输出端相连接，用于获取状态输出端的电压状态并以此获取忆阻器的状态。
24.上述电路中，忆阻器、第一电阻r1和地之间形成传输回路，当忆阻器的一端输入电压信号，忆阻器和第一电阻r1之间形成分压，忆阻器处于高阻态或低阻态时，第一电阻r1的电压值将不同，因此，实际中，可以通过ad采样该点的电压值，并根据该值来判断忆阻器的状态。
25.在一种优选实施方式中，第一电阻r1的阻值介于忆阻器高阻态和低阻态之间。当忆阻器处于高阻态时，第一电阻r1的分压值更靠近逻辑
‘0’
电平，而当忆阻器处于低阻态时，第一电阻r1的分压值更靠近逻辑
‘1’
电平，由此能够明显的区分出两种状态。
26.在一种优选实施方式中，忆阻器高阻态时阻值为100kω，其低阻态时阻值为100ω，第一电阻r1的阻值为1kω至10kω之间。在该电路参数下，当忆阻器处于高阻态时，第一电阻r1的分压值几乎接近逻辑
‘0’
电平，而当忆阻器处于低阻态时，第一电阻r1的分压值几乎接近逻辑
‘1’
电平，因此，可以通过设计逻辑电路实现状态输出。
27.在一种优选实施方式中，状态获取模块采用比较器实现，参见图4，比较器的两个输入端分别与忆阻器的两端相连接，比较器的输出为忆阻器的状态。当忆阻器为高阻态时，比较器输出逻辑
‘1’
，而当忆阻器为低阻态时，比较器输出逻辑
‘0’
。从而可以方便的实现忆阻器的状态输出。
28.以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。
29.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。


技术特征：
1.一种忆阻器状态读取电路，其特征在于，该读取电路并接在忆阻器两端，其在忆阻器的一端产生激励信号，并在忆阻器的另一端读取输出状态以此获取忆阻器的状态；所述读取电路至少包括第一电阻r1、激励模块和状态获取模块，其中，激励模块与忆阻器的一端相连接，用于向忆阻器输出电压信号；忆阻器的另一端与第一电阻r1的一端相连接作为状态输出端，第一电阻r1的另一端接地；状态获取模块与状态输出端相连接，用于获取状态输出端的电压状态并以此获取忆阻器的状态。2.根据权利要求1所述的忆阻器状态读取电路，其特征在于，所述状态获取模块采用比较器实现，比较器的两个输入端分别与忆阻器的两端相连接，比较器的输出为忆阻器的状态。3.根据权利要求2所述的忆阻器状态读取电路，其特征在于，第一电阻r1的阻值介于忆阻器高阻态和低阻态之间。4.根据权利要求3所述的忆阻器状态读取电路，其特征在于，忆阻器高阻态时阻值为100kω。5.根据权利要求3所述的忆阻器状态读取电路，其特征在于，忆阻器低阻态时阻值为100ω。6.根据权利要求3所述的忆阻器状态读取电路，其特征在于，第一电阻r1的阻值为1kω至10kω之间。7.根据权利要求1所述的忆阻器状态读取电路，其特征在于，所述状态获取模块采用ad模块实现。

技术总结
本实用新型公开了一种忆阻器状态读取电路，该读取电路并接在忆阻器两端，其在忆阻器的一端产生激励信号，并在忆阻器的另一端读取输出状态以此获取忆阻器的状态；所述读取电路至少包括第一电阻R1、激励模块和状态获取模块，其中，激励模块与忆阻器的一端相连接，用于向忆阻器输出电压信号；忆阻器的另一端与第一电阻R1的一端相连接作为状态输出端，第一电阻R1的另一端接地；状态获取模块与状态输出端相连接，用于获取状态输出端的电压状态并以此获取忆阻器的状态。与现有技术相比，本实用新型的技术方案能够以更为简单的电路结构实现忆阻器状态的读取。阻器状态的读取。阻器状态的读取。


技术研发人员：吴建锋 周明娟 赵文静 阮越 蒋燕君 尉理哲 徐振宇 叶芳芳 江俊 许森 王金铭 吕何新 王章权
受保护的技术使用者：浙江树人学院(浙江树人大学)
技术研发日：2021.05.07
技术公布日：2021/11/21