本申请涉及半导体，尤其涉及一种半导体器件及半导体器件的制备方法。
背景技术：
1、在半导体器件的种类中，氮化镓高电子迁移率晶体管具有高开关频率和低功率损耗等优势，被广泛用于高频电能转换系统，与硅基金属氧化物半导体场效应晶体管相比，氮化镓高电子迁移率晶体管在高功率和高频应用中具有更优的品质因数和更具前景的性能。
2、利用p型氮化镓制备增强型氮化镓高电子迁移率晶体管时，通常需要限制晶体管内势垒层的厚度，以使晶体管具备较高的阈值电压，但这也会使晶体管的饱和电流较低，从而不利于实现晶体管的高性能。
技术实现思路
1、本申请提供一种半导体器件及半导体器件的制备方法。
2、本申请实施例的第一方面提供了一种半导体器件，所述半导体器件包括：
3、衬底；
4、依次层叠设置于所述衬底上的沟道层和势垒层；
5、第一电极和第二电极，间隔设置于所述势垒层背离所述衬底的一侧；
6、第一帽层和第二帽层，设置于所述势垒层背离所述衬底的一侧，且位于所述第一电极和所述第二电极之间；
7、第一栅极和第二栅极，分别设置于所述第一帽层和所述第二帽层背离所述衬底的一侧；
8、应力增强层，覆盖所述势垒层位于所述第一帽层及所述第二帽层之间的部分表面，所述应力增强层适于增强所述势垒层与所述沟道层之间的极化效应。
9、本申请的半导体器件的应力增强层覆盖于势垒层位于第一帽层及第二帽层之间的部分表面，应力增强层直接与势垒层接触，可以增强位于应力增强层下方的沟道层与势垒层之间的极化作用，有利于降低半导体器件的导通电阻，提高半导体器件的饱和电流。同时，位于第一帽层及第二帽层下方的势垒层的厚度不变，可以使位于第一帽层下方的沟道层与势垒层之间的二维电子气浓度较低，位于第二帽层下方的沟道层与势垒层之间的二维电子气浓度较低，因此半导体器件具有较高的阈值电压。也即是本申请的半导体器件同时具备较高的阈值电压和较高的饱和电流。
10、在一些实施例中，所述应力增强层的材料包括氮化铝、氮化铝镓、氮化铟镓或氮化铝铟镓中的至少一种。
11、在一些实施例中，所述沟道层的材料包括氮化镓，所述势垒层的材料包括氮化铝镓，所述第一帽层和所述第二帽层的材料包括p型氮化镓材料。
12、在一些实施例中，所述应力增强层的厚度为0.5nm~10nm。
13、在一些实施例中，所述势垒层的厚度范围为10nm~23nm。
14、在一些实施例中，所述半导体器件还包括第一钝化层，至少覆盖于所述第一帽层和所述第一栅极的表面；第二钝化层，至少覆盖于所述第二帽层和所述第二栅极的表面。
15、在一些实施例中，所述第一钝化层的一端延伸至所述第一电极，另一端朝向所述第二帽层延伸，所述第二钝化层的一端延伸至所述第二电极，另一端朝向所述第一帽层延伸；所述第一钝化层与所述第二钝化层相对的端部彼此分离，适于露出所述势垒层背离所述衬底一侧的部分表面。
16、在一些实施例中，所述应力增强层覆盖所述第一钝化层、所述第二钝化层背离所述衬底一侧的表面，并覆盖所述势垒层位于所述第一钝化层和所述第二钝化层之间的表面。
17、在一些实施例中，所述第一栅极在所述衬底上的投影位于所述第一帽层在所述衬底上的投影内；所述第二栅极在所述衬底上的投影位于所述第二帽层在所述衬底上的投影内。
18、在一些实施例中，所述半导体器件还包括位于所述衬底与所述沟道层之间的缓冲层。
19、在一些实施例中，所述应力增强层还覆盖于所述第一帽层和第一栅极上方以及所述第二帽层和第二栅极上方。
20、本申请实施例的第二方面提供了一种半导体器件的制备方法，所述制备方法用于制备上述的半导体器件，所述制备方法包括：
21、制备衬底；
22、在所述衬底的一侧制备所述沟道层；
23、在所述沟道层背离所述衬底的一侧制备势垒层；
24、在所述势垒层背离所述衬底的一侧制备所述第一帽层和所述第二帽层并分别在所述第一帽层和第二帽层上制备第一栅极和第二栅极；
25、在所述势垒层位于所述第一帽层及所述第二帽层之间的部分表面上制备所述应力增强层。
26、在一些实施例中，所述第一帽层、所述第二帽层、所述第一栅极和所述第二栅极的制备步骤具体包括：
27、在所述势垒层背离所述衬底的一侧依次制备帽层和栅极层；
28、对所述栅极层进行刻蚀形成所述第一栅极和所述第二栅极；
29、对所述帽层进行刻蚀形成所述第一帽层和所述第二帽层。
30、在一些实施例中，对所述帽层进行刻蚀形成所述第一帽层和所述第二帽层之前，在所述帽层上方制备氧化物层。
31、在一些实施例中，所述制备方法还包括制备至少覆盖于所述第一帽层及所述第一栅极的表面的所述第一钝化层，以及制备至少覆盖于所述第二帽层及所述第二栅极的表面的所述第二钝化层。
32、在一些实施例中，所述制备方法还包括在所述衬底的一侧制备所述第一电极和所述第二电极，所述第一电极与所述第二电极分别与所述势垒层接触。
33、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
1.一种半导体器件，其特征在于，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述应力增强层的材料包括氮化铝、氮化铝镓、氮化铟镓或氮化铝铟镓中的至少一种。
3.根据权利要求1所述的半导体器件，其特征在于，所述沟道层的材料包括氮化镓，所述势垒层的材料包括氮化铝镓，所述第一帽层和所述第二帽层的材料包括p型氮化镓材料。
4.根据权利要求1所述的半导体器件，其特征在于，所述应力增强层的厚度为0.5nm~10nm。
5.根据权利要求1所述的半导体器件，其特征在于，所述势垒层的厚度范围为10nm~23nm。
6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括第一钝化层，至少覆盖于所述第一帽层和所述第一栅极的表面；第二钝化层，至少覆盖于所述第二帽层和所述第二栅极的表面。
7.根据权利要求6所述的半导体器件，其特征在于，所述第一钝化层的一端延伸至所述第一电极，另一端朝向所述第二帽层延伸，所述第二钝化层的一端延伸至所述第二电极，另一端朝向所述第一帽层延伸；所述第一钝化层与所述第二钝化层相对的端部彼此分离，适于露出所述势垒层背离所述衬底一侧的部分表面。
8.根据权利要求7所述的半导体器件，其特征在于，所述应力增强层覆盖所述第一钝化层、所述第二钝化层背离所述衬底一侧的表面，并覆盖所述势垒层位于所述第一钝化层和所述第二钝化层之间的表面。
9.根据权利要求1所述的半导体器件，其特征在于，所述第一栅极在所述衬底上的投影位于所述第一帽层在所述衬底上的投影内；所述第二栅极在所述衬底上的投影位于所述第二帽层在所述衬底上的投影内。
10.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述衬底与所述沟道层之间的缓冲层。
11.根据权利要求1所述的半导体器件，其特征在于，所述应力增强层还覆盖于所述第一帽层和第一栅极上方以及所述第二帽层和第二栅极上方。
12.一种半导体器件的制备方法，所述制备方法用于制备权利要求1~11任一项所述的半导体器件，其特征在于，所述制备方法包括：
13.根据权利要求12所述的制备方法，其特征在于，所述第一帽层、所述第二帽层、所述第一栅极和所述第二栅极的制备步骤具体包括：
14.根据权利要求13所述的制备方法，其特征在于，对所述帽层进行刻蚀形成所述第一帽层和所述第二帽层之前，在所述帽层上方制备氧化物层。
15.根据权利要求12所述的制备方法，其特征在于，所述制备方法还包括制备至少覆盖于所述第一帽层及所述第一栅极的表面的所述第一钝化层，以及制备至少覆盖于所述第二帽层及所述第二栅极的表面的所述第二钝化层。
16.根据权利要求12所述的制备方法，其特征在于，所述制备方法还包括在所述衬底的一侧制备所述第一电极和所述第二电极，所述第一电极与所述第二电极分别与所述势垒层接触。
