本发明涉及仿真系统，特别涉及一种集成电路标准单元高精度仿真系统。
背景技术：
1、std cell（标准单元）库是每个制程工艺下必不可少的基本构建单元，包含执行特定功能所需的逻辑门和互连，例如and门、or门、触发器等。针对不同工艺的std cell库设计需求不同，在工艺开发初期时，晶圆厂或ip制造提供商都需要一个设计团队来针对不同的工艺设计相应的std cell库。进入先进工艺后，随着工艺设计协同优化的兴起，更多的芯片设计者，不局限于使用通用std cell库，转而研究设计为提升soc性能的std cell库。包括芯片设计公司，晶圆厂以及ip制造提供商都在研究如何先进工艺下开发更加完善合适的std cell库，以期加快并有效的推进芯片设计流程。
2、std cell基本设计流程如下：（1）std cell原理图设计：人工创建标准设计单元，手动连线表征连接关系；（2）std cell前仿真验证：手动搭建仿真环境进行建模仿真；（3）std cell版图工作：手工绘制版图；（4）std cell后仿真验证：手动搭建仿真环境进行寄生电阻电容抽取以及仿真。
3、随着工艺的演进，std cell库可提供std cell的种类和数量在不断增加，一套22nm的std cell库提供超过1000颗不同种类的std cell。在工艺制程开发时，研发人员需要持续花费数个月时间在std cell设计任务中，来确保交付。而在进行工艺设计协同优化进程时，为了实现高级别性能功耗的优化，针对部分std cell的客制化及优化同样需要耗费大量的时间。
4、std cell的前仿真和后仿验证工作一般是使用hspice、spectre等仿真工具完成的。由于std cell功能各异，针对不同std cell仿真需要进行大量的手工配置才可进行，其中还存在仿真精度问题，仿真设置正确性等各种问题。
5、目前市面上还没有商用工具可以用来在foundation ip（集成电路标准单元）开发过程中建立std cell仿真环境。相应的工作大多需要人工进行，工作量巨大。而传统的人工设置方式也会引入不确定性造成数据的不准确，增加流片的风险。
技术实现思路
1、本发明的目的在于提供一种集成电路标准单元高精度仿真系统，以解决背景技术中的问题。
2、为解决上述技术问题，本发明提供了一种集成电路标准单元高精度仿真系统，包括：
3、网表解析模块，实现网表仿真文件信息的解析，方便获取包括标准单元名称，引脚信息，电源信息，mos管信息；
4、标准单元时序弧计算模块，计算标准单元的所有时序弧信息，计算得出每一个时序弧，即计算出要完成的所有仿真，以及标准单元各个引脚在每个时序弧仿真中的状态设置；
5、标准单元仿真表定义模块，用于自定义格式文件，记录各个标准单元仿真时的延迟表、功率表、建立时间和保持时间信息，在各种仿真中指定输入信号渡越时间、输出管脚电容值外界条件的设置；
6、标准单元输入波形生成模块，提供多种输入波形生成算法选择；
7、标准单元仿真模型库，包含各工艺仿真模型设置信息；
8、标准单元仿真系统主程序，包含不同仿真类型生成功能，拓展配置，实现优化。
9、在一种实施方式中，所述网表解析模块解析标准单元网表文件，取得标准单元引脚信息，分类输入、输出、电源引脚、衬底引脚；并对取得的标准单元判断是否为寄存器，或者为组合逻辑。
10、在一种实施方式中，所述标准单元时序弧计算模块进行时序弧计算，若标准单元为组合逻辑，则利用不同输入 0/1序列进行组合逻辑spice仿真，得到输出引脚的结果，并由不同输入和输出组合到一起，成为若干个该标准单元仿真的时序弧仿真结果；
11、若标准单元为时序逻辑电路类型，则在其时钟触发端灌入上升沿或者下降沿信号，并在上升下降沿之前，在满足充足的数据引脚建立时间的情况下灌入输入管脚激励，设置不同输入引脚状态组合；最后仿真输出的结果，进行汇总。
12、在一种实施方式中，所述标准单元输入波形生成模块用于拟合更为真实的信号波形；其中信号波形生成方式通过配置实现。
13、在一种实施方式中，所述生成方式包括分段线性函数，线性和指数函数拼接，多项式函数拟合，自定义生成函数。
14、在一种实施方式中，所述标准单元仿真表定义模块分为手动定义和自动定义，用户根据仿真设置，自定义具体输入渡越时间上限和输出电容上限的值；或者只定义表中的最大值和最小值，以及表拆分个数，自动生成仿真延迟条件设置表、功耗条件设置表的设置信息。
15、在一种实施方式中，所述标准单元仿真系统主程序根据不同仿真工艺角设置，选择对应的spice模型；根据时序弧计算结果，得出所有仿真向量仿真结果；根据标准单元仿真条件设置表中的定义，选取单个输入渡越时间的值作为仿真输入值，发送到输入波形生成模块中，在输入波形生成模块中，得到确定的分段线性波形用以仿真；通过仿真类型的定义，确定仿真测量点，主程序自动生成hspice仿真文件，然后主程序批量进行hspice仿真，得出标准单元仿真结果，最近进行结果汇总。
16、在一种实施方式中，所述网表解析模块和所述标准单元时序弧计算模块均用于python编写。
17、本发明提供的一种集成电路标准单元高精度仿真系统，自动完成std cell仿真环境的配置，仿真文件生成，仿真任务的进行，和仿真结果的汇总，耗时极短；并且能在短时间完成std cell的仿真工作，仿真环境搭建与仿真时间将极大缩短，仿真精度和仿真正确性将得到保障。
1.一种集成电路标准单元高精度仿真系统，其特征在于，包括：
2.如权利要求1所述的集成电路标准单元高精度仿真系统，其特征在于，所述网表解析模块解析标准单元网表文件，取得标准单元引脚信息，分类输入、输出、电源引脚、衬底引脚；并对取得的标准单元判断是否为寄存器，或者为组合逻辑。
3.如权利要求1所述的集成电路标准单元高精度仿真系统，其特征在于，所述标准单元时序弧计算模块进行时序弧计算，若标准单元为组合逻辑，则利用不同输入 0/1序列进行组合逻辑spice仿真，得到输出引脚的结果，并由不同输入和输出组合到一起，成为若干个该标准单元仿真的时序弧仿真结果；
4.如权利要求1所述的集成电路标准单元高精度仿真系统，其特征在于，所述标准单元输入波形生成模块用于拟合更为真实的信号波形；其中信号波形生成方式通过配置实现。
5.如权利要求4所述的集成电路标准单元高精度仿真系统，其特征在于，所述生成方式包括分段线性函数，线性和指数函数拼接，多项式函数拟合，自定义生成函数。
6.如权利要求1所述的集成电路标准单元高精度仿真系统，其特征在于，所述标准单元仿真表定义模块分为手动定义和自动定义，用户根据仿真设置，自定义具体输入渡越时间上限和输出电容上限的值；或者只定义表中的最大值和最小值，以及表拆分个数，自动生成仿真延迟条件设置表、功耗条件设置表的设置信息。
7.如权利要求1所述的集成电路标准单元高精度仿真系统，其特征在于，所述标准单元仿真系统主程序根据不同仿真工艺角设置，选择对应的spice模型；根据时序弧计算结果，得出所有仿真向量仿真结果；根据标准单元仿真条件设置表中的定义，选取单个输入渡越时间的值作为仿真输入值，发送到输入波形生成模块中，在输入波形生成模块中，得到确定的分段线性波形用以仿真；通过仿真类型的定义，确定仿真测量点，主程序自动生成hspice仿真文件，然后主程序批量进行hspice仿真，得出标准单元仿真结果，最近进行结果汇总。
8.如权利要求1所述的集成电路标准单元高精度仿真系统，其特征在于，所述网表解析模块和所述标准单元时序弧计算模块均用于python编写。
