背景技术：
1、传统管芯对管芯(d2d)互连可以是销售商特定的或应用特定的(例如，高带宽存储器(hbm)可被用于连接封装上存储器)。存在一些传统d2d互连(例如，高级接口总线(aib)、高带宽互连(hbi)、线束(bow)等)，所述传统d2d互连可能仅定义物理层，但可能不提供用于确保跨管芯的互操作性的机制。传统封装通常不配备映射无处不在的加载-存储输入/输出(i/o)协议的通用d2d互连，所述加载-存储输入/输出(i/o)协议可被用于管芯之间的无缝互操作性并且可在封装上提供开放创新机会以供行业创新。
技术实现思路
1.一种设备，包括：
2.如权利要求1所述的设备，其中所述第一管芯对管芯适配器用于托管多个协议层电路系统，其中所述第一管芯对管芯适配器用于经第一fdi与所述第一协议层电路系统耦合并且经第二fdi与第二协议层电路系统耦合。
3.如权利要求2所述的设备，其中所述第一管芯对管芯适配器用于维护用于所述第一协议层电路系统的第一独立状态机和用于所述第二协议层电路系统的第二独立状态机。
4.如权利要求2所述的设备，其中所述第一管芯对管芯适配器还包括栈复用器，其中所述栈复用器用于从所述第一协议层电路系统接收所述第一信息并且从所述第二协议层电路系统接收第二信息，并且用于经所述rdi将所述第一信息或所述第二信息中的至少一个递交给所述第一物理层电路系统。
5.如权利要求4所述的设备，还包括：多个仲裁器/复用器，所述多个仲裁器/复用器耦合到所述栈复用器。
6.如权利要求4所述的设备，其中所述第一管芯对管芯适配器还包括仲裁器/复用器，所述仲裁器/复用器用于接收第二互连协议的计算快速链路(cxl)存储器(cxl.mem)信息和所述第二互连协议的cxl输入/输出(cxl.i/o)信息。
7.如权利要求1所述的设备，其中所述第一管芯对管芯适配器用于向所述第一物理层电路系统发送循环冗余校验和(crc)信息或奇偶校验信息中的至少一个，所述crc信息或所述奇偶校验信息相对于与所述crc信息或所述奇偶校验信息关联的数据交错。
8.如权利要求1-7中任何一项所述的设备，其中所述第一物理层电路系统用于：在所述第一管芯的重置之后并且在边带训练之前，发送具有重置状态的带内存在状态信号。
9.如权利要求8所述的设备，其中在所述边带训练和主带训练之后，所述第一物理层电路系统用于发送具有设置状态的带内存在状态信号。
10.如权利要求9所述的设备，其中所述第一管芯对管芯适配器将处于时钟门控状态，直至接收到具有所述设置状态的所述带内存在状态信号。
11.如权利要求1所述的设备，其中所述互连包括具有通用芯粒互连快速(ucie)架构的能够支持多协议的互连，所述第一互连协议包括外围组件互连快速(pcie)协议的微片模式，并且所述互连还用于传输第二互连协议的第二信息，所述第二互连协议包括计算快速链路(cxl)协议的微片模式。
12.一种方法，包括：
13.如权利要求12所述的方法，还包括：与所述管芯对管芯适配器执行第一请求握手以请求去除时钟门控。
14.如权利要求12所述的方法，还包括：
15.如权利要求12所述的方法，还包括：在所述物理层电路系统和所述第二管芯的第二物理层电路系统之间执行对称功率管理流程，并且其后将所述物理层电路系统转变为功率节省状态。
16.一种计算机可读存储介质，包括计算机可读指令，当所述计算机可读指令被执行时，所述计算机可读指令实现如权利要求12至15中任何一项所述的方法。
17.一种设备，包括用于执行如权利要求12至15中任何一项所述的方法的部件。
18.一种封装，包括：
19.如权利要求18所述的封装，其中响应于来自所述第二管芯的适配器活动请求边带消息，所述管芯对管芯适配器用于确保所述协议层电路系统的接收器处于活动状态并且随后向所述第二管芯发送适配器活动响应边带消息。
20.如权利要求18所述的封装，其中所述物理层电路系统用于：在独立于所述第二管芯的重置流程的所述第一管芯的重置流程之后，执行所述边带的边带初始化。
21.如权利要求18所述的封装，还包括：封装衬底，所述封装衬底包括所述互连，所述互连包括封装上互连，所述封装上互连用于耦合所述第一管芯和所述第二管芯。
22.如权利要求18所述的封装，其中所述第二管芯包括加速器，其中所述第一管芯用于根据外围组件互连快速(pcie)协议的微片模式或计算快速链路(cxl)协议的微片模式中的至少一个与所述第二管芯通信。
23.一种设备，包括：
24.如权利要求23所述的设备，还包括：用于与所述管芯对管芯适配器部件执行第一请求握手以请求去除时钟门控的部件。
25.如权利要求23所述的设备，还包括：
26.如权利要求23所述的设备，还包括：
