本发明涉及诸如固态成像装置等半导体装置、半导体装置的制造方法以及使用该半导体装置的电子设备。
背景技术：
1、近年来，随着电子设备的小型化以及轻量化，尤其用于移动电话等的半导体装置也不断小型化。因此，为了小型化相机模块的尺寸，诸如固态成像装置等半导体装置的结构已采用芯片级封装。
2、在这种芯片级封装型固态成像装置中，例如，诸如驱动元件等逻辑基板接合到传感器基板的背面。来自成像元件的成像信号被逻辑基板的逻辑电路接收。此外，还形成有从逻辑基板的下部延伸到内部电极的贯通孔。在逻辑电路上处理的成像信号通过再配线经由贯通孔从内部电极传输到外部连接端子。由此，形成了允许信号输入/输出的配线结构。
3、在如上所述的通过使用贯通电极将成像信号从逻辑基板的背面传输到外部连接端子的结构中，形成逻辑基板的基板硅与内部电极利用绝缘膜相互电隔离。然而，在这种配线结构中，在内部电极和基板硅之间产生了寄生电容。存在的问题在于，该寄生电容导致高频信号的波形失真或信号延迟，使得固态成像元件难以高速操作。
4、鉴于这种问题，已经公开了以下的与固态成像装置相关的技术。具体地，固态成像装置包括形成在硅基板的第一主表面上的成像元件、形成在硅基板的与第一主表面相反的第二主表面上的诸如焊球等外部连接端子、形成在形成于基板硅中的贯通孔中的绝缘膜、形成在贯通孔中的绝缘膜上并电连接到外部连接端子的贯通电极、以及形成在基板硅的第一主表面上的贯通电极上的内部电极。
5、此外，当从垂直于硅基板的第一主表面的方向观察时，硅基板和绝缘膜之间的接触部的外形形成为大于内部电极的外形。
6、也就是说，简而言之，该公开技术通过将内部电极和基板硅之间的绝缘膜形成得更厚来减小内部电极和基板硅之间的寄生电容。
7、引用文献列表
8、专利文献
9、专利文献1：日本特开第2010-251558号专利申请
技术实现思路
1、技术问题
2、然而，如上所述，专利文献1公开的技术通过在贯通孔侧壁部分上形成较厚的绝缘膜来减小再配线和基板硅之间的电容。存在的问题在于，这种构造导致成本上升，这是因为需要在贯通孔开孔之后增加在贯通孔的周侧面上形成较厚的绝缘膜的步骤。
3、此外，鉴于贯通孔尺寸为数十μm量级，因此需要形成在贯通孔的周侧面上形成数十μm量级的非常厚的膜厚度。然而，存在的问题在于，考虑到成本、难度等，在用于半导体的晶片工艺中沉积具有这种厚度的膜不是现实的制造方法，这是因为晶片工艺需要时间。
4、本发明是鉴于上述问题而做出的，且本发明的目的在于提供半导体装置及其制造方法以及电子设备，它们能够适用于减少内部电极与基板硅之间产生的寄生电容的芯片级封装型固态成像装置，以抑制高频信号的波形失真和信号延迟，从而实现高速操作。
5、技术方案
6、本发明是为了解决上述问题而做出的。本发明的第一方面是一种半导体装置，其包括：基板硅；氧化硅膜，其层叠在所述基板硅上；配线层间膜，其具有内部电极并层叠在所述氧化硅膜上；贯通孔，其形成台阶孔，所述台阶孔具有从所述基板硅延伸到所述氧化硅膜的大径孔和从所述氧化硅膜延伸到所述内部电极的小径孔；层间绝缘膜，其层叠在所述大径孔的周侧面上以及所述基板硅上；和再配线，其形成在所述贯通孔的内周面上以及所述层间绝缘膜上，并连接到所述内部电极。
7、此外，在第一方面中，所述小径孔的周侧面可以与所述氧化硅膜的贯通部分保持紧密接触。
8、此外，在第一方面中，所述内部电极可以由铜膜形成。
9、此外，在第一方面中，在所述内部电极中可以形成有多个狭缝。
10、此外，在第一方面中，至少两层的所述内部电极可以层叠在所述配线层间膜的内部。
11、此外，在第一方面中，层叠在所述配线层间膜内部的所述多个内部电极可以以使所述狭缝不彼此重叠的方式层叠。
12、此外，在第一方面中，所述小径孔和所述内部电极之间的连接面可以形成为圆形形状。
13、此外，在第一方面中，所述小径孔和所述内部电极之间的连接面可以形成为矩形形状。
14、此外，在第一方面中，所述再配线可以在所述贯通孔的开口部处设置有焊料凸块。
15、此外，在第一至第三方面中，所述半导体装置可以是固态成像装置。
16、本发明的第二方面是一种用于半导体装置的制造方法，其包括：在基板硅上层叠氧化硅膜并在所述氧化硅膜上层叠具有内部电极的配线层间膜的步骤；形成贯通孔的步骤，所述贯通孔是台阶孔，所述台阶孔具有从所述基板硅延伸到所述氧化硅膜的大径孔和从所述氧化硅膜延伸到所述内部电极的小径孔；在所述基板硅的所述贯通孔的周侧面上以及所述基板硅上形成层间绝缘膜的步骤；在所述贯通孔的内周面上以及所述层间绝缘膜上形成再配线的步骤；以及用保护膜覆盖所述层间介质膜、所述再配线和所述贯通孔的步骤。
17、此外，在第二方面中，在所述基板硅上层叠所述氧化硅膜的步骤可以包括形成氧化硅膜去除区域的步骤，所述氧化硅膜去除区域是所述氧化硅膜中形成所述小径孔的区域。
18、此外，在第二方面中，形成所述再配线的步骤可以包括在所述贯通孔的开口部处的所述再配线上设置焊料凸块的步骤。
19、此外，在第二方面中，形成具有所述内部电极的所述配线层间膜的步骤可以包括以多个层层叠所述内部电极的步骤。
20、此外，在第二方面中，形成具有所述内部电极的所述配线层间膜的步骤可以包括在所述配线层间膜上形成槽部的步骤、在形成有所述槽部的表面上沉积铜膜的步骤、以及以使所述铜膜保留在所述槽部中的方式抛光形成有所述槽部的表面的步骤。
21、本发明的第三方面是一种包括半导体装置的电子设备，所述半导体装置包括：基板硅；氧化硅膜，其层叠在所述基板硅上；配线层间膜，其具有内部电极并层叠在所述氧化硅膜上；贯通孔，其形成台阶孔，所述台阶孔具有从所述基板硅延伸到所述氧化硅膜的大径孔和从所述氧化硅膜延伸到所述内部电极的小径孔；层间绝缘膜，其层叠在所述大径孔的周侧面上以及所述基板硅上；和再配线，其形成在所述贯通孔的内周面上以及所述层间绝缘膜上，并连接到所述内部电极。
22、通过采用上述各个方面，可以提供能够适用于芯片级封装型固态成像装置的半导体装置及其制造方法和电子设备，它们减少在内部电极与基板硅之间产生的寄生电容，从而抑制高频信号的波形失真和信号延迟，从而实现高速操作。
1.一种半导体装置，其包括：
2.根据权利要求1所述的半导体装置，其中，
3.根据权利要求1所述的半导体装置，其中，
4.根据权利要求1所述的半导体装置，其中，
5.根据权利要求1所述的半导体装置，其中，
6.根据权利要求5所述的半导体装置，其中，
7.根据权利要求1所述的半导体装置，其中，
8.根据权利要求1所述的半导体装置，其中，
9.根据权利要求1所述的半导体装置，其中，
10.根据权利要求1所述的半导体装置，其中，
11.一种用于半导体装置的制造方法，其包括：
12.根据权利要求11所述的用于半导体装置的制造方法，其中，
13.根据权利要求11所述的用于半导体装置的制造方法，其中，
14.根据权利要求11所述的用于半导体装置的制造方法，其中，
15.根据权利要求11所述的用于半导体装置的制造方法，其中，形成具有所述内部电极的所述配线层间膜的步骤包括：
16.一种包括半导体装置的电子设备，所述半导体装置包括：
