本发明涉及半导体封装，尤其涉及一种高压功率半导体单芯片封装模块及方法。
背景技术：
1、随着第三代半导体材料的发展，高压sic功率半导体芯片不断发展，但受限于sic材料缺陷，芯片良率普遍偏低，为了方便芯片测试评估，需要将单芯片封装为器件开展一系列测试，对于封装来说，如何实现单芯片高性能低成本封装成为突出问题。
2、现有技术中，cn106252245a公开了一种高可靠性高压功率半导体模块芯片的制造工艺，结合了gpp方片和oj圆片两种工艺的优点，对现有功率半导体模块芯片的制造工艺进行改进，有效阻止电子迁移，减小芯片高常温漏电流，致密结构极有利于后续的模块封装和储存，有效提高产品的可靠性和良品率。cn109801899a公开了一种功率半导体模块，可以充分利用芯片子模块，进而提高芯片子模块的利用率，可以减少芯片子模块的更换成本。cn101855723a提供了一种结构紧凑、成本低廉、且同时提供了防爆保护的功率半导体模块。但是，现有的半导体模块和封装方法中，仍存在以下问题：芯片良率普遍偏低，为了方便芯片测试评估，需要将单芯片封装为器件开展一系列测试，封装性能偏低，成本高。因此，有必要建立一种高压功率半导体单芯片封装模块及方法，实现单芯片高性能低成本封装。
技术实现思路
1、为克服上述现有技术的不足，本发明提供了一种高压功率半导体单芯片封装模块及方法，可应用于高压大功率半导体器件(igbt、mosfet)封装制造。
2、本发明具体采用如下技术方案：
3、本发明提供了一种高压功率半导体单芯片封装模块，包括：底板(1)、外壳(2)、功率回路电极端子(3)、控制回路电极端子(4)、衬板(5)、高压功率半导体芯片(6)、键合线(7)、硅凝胶(8)、绝缘电压评定单元；
4、所述底板(1)上设置多个定位凹槽；
5、所述外壳(2)与底板(1)连接，组成半封闭的腔体；
6、所述功率回路电极端子(3)包括两个端子，围绕所述功率回路电极端子(3)的出口孔设置多个伞裙增大爬电距离，所述两个端子通过键合线(7)分别连接至芯片的集电极和发射极上；
7、所述控制回路电极端子(4)包括两个端子，所述两个端子通过键合线(7)分别连接至芯片的栅极和发射极上，在两个端子上施加正向电压使得芯片开通，施加负向电压使得芯片关断；
8、衬板(5)包括中间层的陶瓷层和上下两层金属层，所述衬板(5)适配多种不同类型和尺寸的芯片封装需求；
9、所述高压功率半导体芯片(6)包括集电极、发射极和栅极，其中集电极位于芯片背面，发射极和栅极位于芯片正面，栅极和发射极构成的回路为控制回路，集电极与发射极构成的回路为功率回路，控制回路与功率回路完全分开，不共用一个发射极；
10、所述高压功率半导体芯片(6)和衬板(5)，通过低温银烧结工艺，与所述底板(1)互连；所述高压功率半导体芯片(6)通过所述键合线(7)与衬板(5)互连；
11、所述硅凝胶(8)，将所述高压功率半导体芯片(6)、衬板(5)、键合线(7)、功率回路电极端子(3)和控制回路电极端子(4)包覆，实现绝缘保护；
12、所述绝缘电压评定单元，用于评定功率半导体模块的额定绝缘电压值。
13、进一步的，绝缘电压uiso满足：
14、
15、式中：
16、uiso为模块绝缘电压；um为模块额定电压。
17、进一步的，电流承载能力的计算公式为：
18、i＝kt0.44a0.725 (2)
19、k为修正系数，t为最大温升，a为覆铜截面积。
20、进一步的，芯片电流的输出采用引线的方式：(a)并联的芯片数＞模块电流/单芯片额定电流；(b)引线数量×引线熔断电流大于芯片峰值电流；(c)引线通流时的温升小于灌封材料极限温度；(d)键合线的熔断电流如公式(3)和公式(4)。
21、铝线的熔断电流：
22、
23、铜线的熔断电流：
24、
25、式中：
26、if为引线熔断电流，d0为引线直径，tf为熔断时间，l0为引线长度。
27、进一步的，不同形状导体的电感计算如公式(5)和公式(6)：
28、扁平型导体：
29、
30、圆形导体：
31、
32、式中：
33、l为导体的电感，l为长度，w为宽度，t为厚度，d为直径。
34、进一步的，静态均流满足：(a)同一电流回路的sic芯片δvds(on)＜0.2v；(b)同一电流回路的sic芯片δvgs(th)＜0.2v；
35、动态均流满足：(a)电路对称设计，控制信号一致；(b)sic芯片δvds(on)＜0.2v；(c)sic芯片δvgs(th)＜0.2v；(d)同一电流回路中，阈值电压大的芯片数＜阈值电压小的芯片数；(e)同一电流回路中，饱和压降低的芯片数＜饱和压降高的芯片数；(f)同一电流回路中，芯片栅极电阻小的芯片数＜芯片栅极电阻大的芯片数；(g)同一电流回路中，高温芯片数＜低温芯片数。
36、进一步的，稳态热阻采用理论计算预估或有限元仿真计算；瞬态热阻抗采用有限元仿真计算。
37、进一步的，电流能力校核：漏极电流根据模块的最高工作结温、模块壳温、模块稳态热阻以及饱和导通压降计算。
38、进一步的，热应力设计：
39、(a)采用有限元仿真计算模块等效应力云图；
40、(b)调整封装材料组合和热源分布，得到较优的模块等效应力云图，等效应力必须小于封装材料的临界应力；
41、(c)计算sic模块温度冲击时芯片边缘对应的最大应力。
42、本发明还提供了一种高压功率半导体单芯片封装方法，用于所述的高压功率半导体单芯片封装模块，其特征在于，所述方法包括下列步骤：
43、步骤1，一次焊接工艺，将芯片焊接在高压绝缘衬板上；
44、步骤2，引线键合工艺，包括：1)根据芯片电流等级选择键合线的材质、线径和数量；2)将步骤1焊接完成的衬板样品放置在键合夹具内固定；3)根据芯片在衬板上的相对位置确定打线方向，编制打线程序；4)键合机自动完成键合；5)采用推拉力测试机检测键合线的质量；
45、步骤3，子单元检测工艺，完成一次键合后，对衬板进行检测，芯片电极的短路、断路情况，采用衬板测试设备进行动静态测试筛选。
46、步骤4，二次焊接工艺，利用焊接夹具，将衬板焊接在底板上，同时将功率回路端子和控制回路端子焊接在衬板上；
47、步骤5，框架粘接工艺，将管壳框架与底板进行定位粘接；
48、步骤6，硅凝胶灌封工艺，采用分步灌胶，首先覆盖键合线，其次高度达到回形槽，灌封脱泡后安装上盖；步骤7，端子折弯，采用折弯工装完成功率端子折弯；
49、步骤8，封后测试，对器件进行常高温动静态测试。
50、步骤9，器件打标工艺，使用激光打标机在模块外壳上进行激光打标。
51、本发明的技术方案获得了如下有益的技术效果：
52、1.所述高压功率半导体单芯片模块封装结构，围绕电极端子的出口孔设置多个伞裙增大爬电距离，显著降低了器件高度，具有高电压、低寄生参数、低损耗的特点。
53、2.所述高压功率半导体单芯片模块封装结构，通过更改衬板版图设计，可适配多种不同类型和尺寸的芯片封装需求，显著提高了封装灵活性。
54、3.所述高压功率半导体单芯片模块封装结构，栅极采用开尔文连接方式，实现功率回路和控制回路分离，降低开关振荡，提升器件安全工作区。
55、4.本发明的底板采用高热导率、低热膨胀系数材料降低器件结壳热阻，实现高功率密度封装，满足单芯片评估需求。
1.一种高压功率半导体单芯片封装模块，其特征在于，包括：底板(1)、外壳(2)、功率回路电极端子(3)、控制回路电极端子(4)、衬板(5)、高压功率半导体芯片(6)、键合线(7)、硅凝胶(8)、绝缘电压评定单元；
2.根据权利要求1所述的一种高压功率半导体单芯片封装模块，其特征在于，绝缘电压uiso满足：
3.根据权利要求1所述的一种高压功率半导体单芯片封装模块，其特征在于，电流承载能力的计算公式为：
4.根据权利要求1所述的一种高压功率半导体单芯片封装模块，其特征在于，芯片电流的输出采用引线的方式：(a)并联的芯片数＞模块电流/单芯片额定电流；(b)引线数量×引线熔断电流大于芯片峰值电流；(c)引线通流时的温升小于灌封材料极限温度；(d)键合线的熔断电流如公式(3)和公式(4)。
5.根据权利要求1所述的一种高压功率半导体单芯片封装模块，其特征在于，不同形状导体的电感计算如公式(5)和公式(6)：
6.根据权利要求4所述的一种高压功率半导体单芯片封装模块，其特征在于，静态均流满足：(a)同一电流回路的sic芯片δvds(on)＜0.2v；(b)同一电流回路的sic芯片δvgs(th)＜0.2v；
7.根据权利要求5所述的一种高压功率半导体单芯片封装模块，其特征在于，稳态热阻采用理论计算预估或有限元仿真计算；瞬态热阻抗采用有限元仿真计算。
8.根据权利要求6所述的一种高压功率半导体单芯片封装模块，其特征在于，电流能力校核：漏极电流根据模块的最高工作结温、模块壳温、模块稳态热阻以及饱和导通压降计算。
9.根据权利要求7所述的一种高压功率半导体单芯片封装模块，其特征在于，热应力设计：
10.一种高压功率半导体单芯片封装方法，用于如权利要求1-8任意一项所述的高压功率半导体单芯片封装模块，其特征在于，所述方法包括下列步骤：
