本公开涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
背景技术：
1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
2、为了进一步提高dram等存储器的数据存储能力，存储器已由二维结构向三维结构方向发展。在形成三维存储器的过程中，难度最高的地方在于如何形成水平字线结构，使得所述水平字线能够覆盖沿水平方向间隔排布的多个晶体管。
3、如何在确保形成水平字线结构的同时，减少对晶体管中有源区域的损伤，从而改善半导体结构的性能，是当前亟待解决的技术问题。
技术实现思路
1、本公开一些实施例提供的半导体结构及其形成方法，用于在确保覆盖多个存储单元区域的字线沿水平方向连接的同时，减少对晶体管中有源区域的损伤，从而改善半导体结构的性能，提高半导体结构的制造良率。
2、根据一些实施例，本公开提供了半导体结构的形成方法，包括：
3、形成堆叠层于衬底上方，所述堆叠层包括沿第一方向间隔排布的多个半导体层，所述堆叠层包括沿第二方向间隔排布的多个存储单元区域，所述第一方向与所述衬底的顶面垂直，所述第二方向与所述衬底的顶面平行；
4、形成覆盖所述半导体层中的多个所述存储单元区域、且沿所述第二方向延伸的字线结构；
5、形成沿所述第一方向贯穿所述堆叠层和所述字线结构的隔离结构，所述隔离结构位于相邻的所述存储单元区域中的沟道区之间。
6、在一些实施例中，所述堆叠层包括沿所述第一方向交替堆叠的牺牲层和所述半导体层，所述堆叠层包括沿第三方向排布的晶体管区域、位线区域和电容区域，所述第三方向与所述衬底的顶面平行，且所述第二方向与所述第三方向相交；形成覆盖所述半导体层中的多个所述存储单元区域、且沿所述第二方向延伸的字线结构，包括：
7、去除所述晶体管区域和所述位线区域的所述牺牲层，形成位于相邻两层所述半导体层之间的第一沟槽；
8、在所述第一沟槽中形成覆盖于所述半导体层上的所述字线结构，所述字线结构包括主体部、以及连接于所述主体部的端部的连接部，所述主体部至少覆盖所述存储单元区域中的所述沟道区，且在沿所述第一方向上，覆盖同一所述半导体层的所述主体部与所述半导体层之间的距离小于所述连接部与所述半导体层之间的距离。
9、在一些实施例中，在所述第一沟槽中形成覆盖于所述半导体层上的所述字线结构，包括：
10、沿所述第一沟槽沉积第一介质材料，形成覆盖所述第一沟槽内壁的第一介质层；
11、沿所述第一沟槽沉积第二介质材料，于所述第一沟槽内形成填充满所述第一介质层内壁的第二介质层；
12、去除部分的所述第一介质层和全部的所述第二介质层，形成位于沿所述第一方向相邻的所述半导体层之间的第二沟槽、以及由保留的所述第一介质层围绕构成的第三沟槽；
13、形成位于所述第二沟槽内壁上的第三介质层、并形成位于所述第三介质层上的所述主体部以及位于所述第三沟槽内保留的所述第一介质层上的所述连接部。
14、在一些实施例中，去除部分的所述第一介质层和全部的所述第二介质层，形成位于沿所述第一方向相邻的所述半导体层之间的第二沟槽、以及由保留的所述第一介质层围绕构成的第三沟槽，包括：
15、去除所述第一沟槽内部分的所述第一介质层；
16、去除所述第一沟槽内全部的所述第二介质层，形成位于沿所述第一方向相邻的所述半导体层之间的所述第二沟槽、以及由保留的所述第一介质层围绕构成的所述第三沟槽。
17、在一些实施例中，去除部分的所述第一介质层和全部的所述第二介质层，形成位于沿所述第一方向相邻的所述半导体层之间的第二沟槽、以及由保留的所述第一介质层围绕构成的第三沟槽，包括：
18、去除所述第一沟槽内部分的所述第一介质层和部分的所述第二介质层，形成位于沿所述第一方向相邻的所述半导体层之间的所述第二沟槽；
19、去除剩余的所述第二介质层，形成由保留的所述第一介质层围绕构成的所述第三沟槽。
20、在一些实施例中，所述晶体管区域与所述存储单元区域的相交区域包括沿所述第三方向分布于所述沟道区相对两侧的源极区和漏极区；形成位于所述第二沟槽内壁上的所述主体部、以及位于所述第三沟槽内壁上的所述连接部之后，还包括：
21、形成覆盖所述字线结构的表面、且填充满所述第二沟槽和所述第三沟槽的第一隔离层；
22、去除位于所述位线区域内、以及覆盖于所述漏极区表面的所述字线结构和所述第一隔离层，形成暴露所述漏极区和所述位线区域的所述半导体层的第四沟槽；
23、形成填充满所述第四沟槽的第二隔离层。
24、在一些实施例中，形成填充满所述第四沟槽的第二隔离层之前，还包括：
25、注入掺杂离子至所述漏极区。
26、在一些实施例中，形成沿所述第一方向贯穿所述堆叠层和所述主体部的隔离结构，包括：
27、采用干法刻蚀工艺沿所述第一方向刻蚀相邻的所述存储单元区域中的沟道区之间的所述堆叠层和所述字线结构中的所述主体部，形成暴露所述衬底的隔离槽；
28、形成填充满所述隔离槽的所述隔离结构。
29、在一些实施例中，形成暴露所述衬底的隔离槽，包括：
30、去除相邻的所述存储单元区域中的沟道区之间的部分的所述半导体层和部分的所述主体部，于相邻的所述存储单元区域之间形成沿所述第三方向间隔排、且相互连通的多个所述隔离槽。
31、在一些实施例中，所述存储单元区域中的所述半导体层还包括沿第三方向位于所述沟道区相对两侧的源极区和漏极区，形成所述隔离结构后，所述形成方法还包括：
32、去除相邻所述存储单元区域中的所述源极区之间的所述半导体层。
33、在一些实施例中，形成所述隔离结构后，所述形成方法还包括：去除所述电容区域内相邻所述存储单元区域之间的所述堆叠层，形成第五沟槽；
34、采用侧向刻蚀工艺沿所述第五沟槽去除相邻所述存储单元区域中的所述源极区之间的所述半导体层。
35、在一些实施例中，形成位于所述第二沟槽内壁上的所述主体部、以及位于所述第三沟槽内壁上的所述连接部的同时，形成连接相邻两条所述字线结构的所述连接部的互连线；沿所述第五沟槽去除所述晶体管区域内相邻所述存储单元区域之间的所述半导体层之后，还包括：
36、沿所述第五沟槽去除电容区域的所述牺牲层，形成暴露所述第一介质层的第六沟槽；
37、沿所述第六沟槽去除部分的所述第一介质层、全部的所述互连线和部分的所述连接部。
38、根据另一些实施例，本公开还提供了一种半导体结构，包括：
39、衬底；
40、堆叠结构，位于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的多个半导体层，所述堆叠结构包括沿第二方向间隔排布的多个存储单元区域，所述第一方向与所述衬底的顶面垂直，所述第二方向与所述衬底的顶面平行；
41、字线结构，所述字线结构覆盖所述半导体层中的多个所述存储单元区域，所述字线结构沿所述第二方向延伸；
42、隔离结构，所述隔离结构沿所述第一方向贯穿所述堆叠结构和所述字线结构，且所述隔离结构位于相邻的所述存储单元区域中的沟道区之间。
43、在一些实施例中，所述字线结构包括沿所述第二方向排布的主体部及与所述主体部在第三方向上的端部连接的连接部，且所述主体部至少覆盖所述存储单元区域中的所述沟道区，所述连接部覆盖所述存储单元区域中的至少部分源极区，所述第三方向与所述衬底的顶面平行，且所述第二方向与所述第三方向相交。
44、在一些实施例中，每个所述半导体层的顶面和底面分别覆盖一条所述字线结构，多条所述字线结构沿所述第一方向间隔排布；
45、在沿所述第一方向上，覆盖同一所述半导体层的所述主体部与所述半导体层之间的距离小于所述连接部与所述半导体层之间的距离。
46、在一些实施例中，还包括：
47、第三介质层，位于所述主体部与所述半导体层之间；
48、第一介质层，位于所述连接部与所述半导体层之间，在沿所述第一方向上，覆盖同一所述半导体层的所述第三介质层的厚度小于所述第一介质层的厚度。
49、在一些实施例中，还包括：
50、第一隔离层，位于所述存储单元区域中沿所述第一方向相邻的两条所述字线结构之间；
51、所述第一隔离层包括位于沿所述第一方向相邻的两个所述主体部之间的第一部分、以及位于沿所述第一方向相邻的两个所述连接部之间的第二部分，所述第一部分沿所述第一方向的厚度大于所述第二部分沿所述第一方向的厚度。
52、在一些实施例中，沿所述第三方向上，所述主体部的宽度大于所述连接部的宽度。
53、在一些实施例中，沿所述第三方向上，所述隔离结构的宽度与所述主体部的宽度相等；和/或
54、所述隔离结构沿所述第三方向的宽度大于所述隔离结构沿所述第二方向的宽度。
55、在一些实施例中，沿所述第二方向相邻的所述存储单元区域之间的一个所述隔离结构包括：
56、多个主干部，多个所述主干部沿所述第三方向间隔排布，且所述主干部沿所述第一方向贯穿所述堆叠结构；
57、多个分支部，多个所述分支部沿所述第一方向间隔排布，且所述分支部沿所述第三方向延伸、并连接相邻的两个所述主干部。
58、本公开一些实施例提供的半导体结构及其形成方法，先形成覆盖完整的半导体层中的多个存储单元区域的水平字线结构，再在相邻的存储单元区域之间形成垂直贯穿堆叠层和水平字线结构的通孔，然后沿所述通孔横向去除相邻所述存储单元区域之间的所述半导体层，从而断开所述半导体层内相邻所述存储单元区域中的沟道区之间的连接，在断开之后相邻存储单元区域之间的字线结构仍然保持水平连接，从而在确保覆盖于多个所述存储单元区域上的字线结构的水平形貌的同时，还能够降低断开相邻所述存储单元区域之间的连接时对晶体管区域之外的半导体层的损伤(例如降低对电容区域的半导体层的损伤)，从而改善了最终形成的三维存储器的电性能，提高了三维存储器的制造良率。本公开另一些实施例中的所述字线结构包括主体部和位于所述主体部端部、且与所述主体部电连接的连接部，从而进一步确保了在断开所述半导体层内相邻所述存储单元区域中的沟道区之间的连接后，相邻存储单元区域之间的主体部仍然能够通过所述连接部电连接，从而进一步确保了所述字线结构的水平形貌。
1.一种半导体结构的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述堆叠层包括沿所述第一方向交替堆叠的牺牲层和所述半导体层，所述堆叠层包括沿第三方向排布的晶体管区域、位线区域和电容区域，所述第三方向与所述衬底的顶面平行，且所述第二方向与所述第三方向相交；形成覆盖所述半导体层中的多个所述存储单元区域、且沿所述第二方向延伸的字线结构，包括：
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一沟槽中形成覆盖于所述半导体层上的所述字线结构，包括：
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，去除部分的所述第一介质层和全部的所述第二介质层，形成位于沿所述第一方向相邻的所述半导体层之间的第二沟槽、以及由保留的所述第一介质层围绕构成的第三沟槽，包括：
5.根据权利要求3所述的半导体结构的形成方法，其特征在于，去除部分的所述第一介质层和全部的所述第二介质层，形成位于沿所述第一方向相邻的所述半导体层之间的第二沟槽、以及由保留的所述第一介质层围绕构成的第三沟槽，包括：
6.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述晶体管区域与所述存储单元区域的相交区域包括沿所述第三方向分布于所述沟道区相对两侧的源极区和漏极区；形成位于所述第二沟槽内壁上的所述主体部、以及位于所述第三沟槽内壁上的所述连接部之后，还包括：
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成填充满所述第四沟槽的第二隔离层之前，还包括：
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成沿所述第一方向贯穿所述堆叠层和所述主体部的隔离结构，包括：
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，形成暴露所述衬底的隔离槽，包括：
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述存储单元区域中的所述半导体层还包括沿第三方向位于所述沟道区相对两侧的源极区和漏极区，形成所述隔离结构后，所述形成方法还包括：
11.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成所述隔离结构后，所述形成方法还包括：
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，形成位于所述第二沟槽内壁上的所述主体部、以及位于所述第三沟槽内壁上的所述连接部的同时，形成连接相邻两条所述字线结构的所述连接部的互连线；沿所述第五沟槽去除所述晶体管区域内相邻所述存储单元区域之间的所述半导体层之后，还包括：
13.一种半导体结构，其特征在于，包括：
14.根据权利要求13所述的半导体结构，其特征在于，所述字线结构包括沿所述第二方向排布的主体部及与所述主体部在第三方向上的端部连接的连接部，且所述主体部至少覆盖所述存储单元区域中的所述沟道区，所述连接部覆盖所述存储单元区域中的至少部分源极区，所述第三方向与所述衬底的顶面平行，且所述第二方向与所述第三方向相交。
15.根据权利要求14所述的半导体结构，其特征在于，每个所述半导体层的顶面和底面分别覆盖一条所述字线结构，多条所述字线结构沿所述第一方向间隔排布；
16.根据权利要求15所述的半导体结构，其特征在于，还包括：
17.根据权利要求16所述的半导体结构，其特征在于，还包括：
18.根据权利要求14所述的半导体结构，其特征在于，沿所述第三方向上，所述主体部的宽度大于所述连接部的宽度。
19.根据权利要求14所述的半导体结构，其特征在于，沿所述第三方向上，所述隔离结构的宽度与所述主体部的宽度相等；和/或
20.根据权利要求13所述的半导体结构，其特征在于，沿所述第二方向相邻的所述存储单元区域之间的一个所述隔离结构包括：
