本发明属于半导体集成电路，具体涉及一种新型电荷俘获型分裂栅快闪存储器及其制造工艺。
背景技术：
1、电荷俘获型分裂栅单元不仅可以应用于通用型mcu，还可以应用于工业和汽车应用mcu等需要兼具高速随机读取特性、极低的缺陷率和苛刻的高温耐久性的领域。
2、传统的快闪存储器的存储介质层为多晶硅浮栅，而电荷俘获型则由氮化硅材料进行电荷存储。就多晶硅浮栅型单元而言，存储区域为导体。当多晶硅浮栅周围的氧化膜中存在一个导电缺陷，所有存储的电荷最终都会通过缺陷丢失。相比之下，对于电荷俘获型存储器，存储区域为绝缘层薄氮化硅薄膜中的电荷陷阱。多个陷阱单独分布，只有缺陷附近的电荷丢失。也就是说，本质上更可靠。该结构实现了电荷的存储操作和擦除操作，使得存储器在存储状态、擦除状态下具有不同的阈值电压，进而通过读出这两种状态下(不同数量级的)漏电流区分逻辑上“0”和“1”状态。氮化物薄膜存储与逻辑cmos具有高度兼容性。采用源端注入沟道热电子(ssi-che)可以实现低功耗编程。此外，低电压的字线驱动和读取路径中没有高电压(hv)，实现了>100mhz的高速随机读取，更低功耗的读取操作和较小的闪存单元尺寸。
3、存储器的技术指标主要包括：存储单元尺寸、编程擦除操作效率和可靠性。首先，随着半导体集成电路尺寸微缩的发展，传统堆叠栅结构的浮栅存储器逐渐无法满足要求，单元尺寸的缩小往往通过新型结构、新存储层材料来实现。此外，传统的电荷俘获型存储器通过高工作电压下反复的编程擦除操作会对隧穿介电层造成不可逆的电性损伤，逐步影响存储器的电性表现，即可靠性达不到标准。因此，提出一种具备高密度、高操作效率和高可靠性的新型结构的电荷俘获型存储器，使其满足日益增长的市场需求极具意义。
技术实现思路
1、为了解决现有技术中存在的问题，本发明提供一种新型电荷俘获型分裂栅快闪存储器及其制造方法，可以实现高密度、高可靠性和高操作效率的信息存储。
2、第一方面，本发明提供一种电荷俘获型分裂栅快闪存储器，包括多个存储器单元，其特征在于每个存储器单元包括衬底，以及位于所述衬底上方的晶体管、漏极区、源极区；其中所述漏极区、源极区分别被配置在所述晶体管的两侧；所述晶体管与所述衬底间设有底部介电层；
3、所述晶体管包括选择晶体管，以及分别被配置在所述选择晶体管两侧的第一ono型存储晶体管，第二ono型存储晶体管；
4、所述选择晶体管包括多晶硅选择栅极；
5、所述第一ono型存储晶体管，第二ono型存储晶体管的结构相同，均包括ono型介电层、控制栅极。
6、其中一种实施方式，所述第一ono型存储晶体管，选择晶体管，第二ono型存储晶体管依次以串联的方式连接。
7、其中一种实施方式，所述ono型介电层的横截面为l型结构，外侧与所述选择晶体管接触，内侧包裹所述控制栅极。
8、其中一种实施方式，所述ono型介电层的横截面包括垂直设置的纵向臂和水平臂；所述纵向臂靠近所述选择晶体管，所述水平臂位于所述控制栅极的下方。
9、其中一种实施方式，所述ono型介电层的纵向臂顶部靠近所述选择晶体管侧高于纵向臂顶部远离所述选择晶体管侧。
10、其中一种实施方式，所述ono型介电层的纵向臂高度与所述选择晶体管的高度平齐。
11、其中一种实施方式，所述底部介电层厚度为50-150埃。
12、其中一种实施方式，所述ono型介电层厚度为100-200埃，其中氮化硅的厚度为50-90埃。
13、其中一种实施方式，底部介电层的材质为氧化硅，选择栅极的材质为多晶硅。
14、第二方面，本发明提供上述存储器的制造工艺，包括以下步骤：
15、在硅衬底上形成底部介电层；
16、在底部介电层上形成选择栅极，构成选择晶体管；
17、在选择栅结构两侧侧壁依次形成ono型介电层、控制栅极，移除多余部分的ono型介电层、控制栅极，构成第一ono型存储晶体管、第二ono型存储晶体管，
18、通过离子注入位于第一ono型存储晶体管、第二ono型存储晶体管两侧的源极区和漏极区；
19、形成接触孔、金属层和通孔来实现存储器的外部连接。
20、与现有技术相比，本发明所达到的有益效果：
21、本发明提供一种新型电荷俘获型分裂栅快闪存储器结构单元及其制造方法，利用一个选择晶体管控制左右两侧两个实现存储功能的栅极，以及通过侧墙工艺制造“l型”结构。上述步骤对存储器的主要技术指标起到了协同优化作用，实现该新型电荷俘获型分裂栅存储器的高密度、高效低功耗以及高可靠性。
1.一种电荷俘获型分裂栅快闪存储器，包括多个存储器单元，其特征在于每个存储器单元包括衬底，以及位于所述衬底上方的晶体管、漏极区、源极区；其中所述漏极区、源极区分别被配置在所述晶体管的两侧；所述晶体管与所述衬底间设有底部介电层；
2.根据权利要求1所述存储器，其特征在于所述第一ono型存储晶体管，选择晶体管，第二ono型存储晶体管依次以串联的方式连接。
3.根据权利要求1所述存储器，其特征在于所述ono型介电层的横截面为l型结构，外侧与所述选择晶体管接触，内侧包裹所述控制栅极。
4.根据权利要求1所述存储器，其特征在于所述ono型介电层的横截面包括垂直设置的纵向臂和水平臂；所述纵向臂靠近所述选择晶体管，所述水平臂位于所述控制栅极的下方。
5.根据权利要求4所述存储器，其特征在于所述ono型介电层的纵向臂顶部靠近所述选择晶体管侧高于纵向臂顶部远离所述选择晶体管侧。
6.根据权利要求4所述存储器，其特征在于所述ono型介电层的纵向臂高度与所述选择晶体管的高度平齐。
7.根据权利要求1所述存储器，其特征在于所述底部介电层厚度为50-150埃。
8.根据权利要求1所述存储器，其特征在于所述ono型介电层厚度为100-200埃，其中氮化硅的厚度为50-90埃。
9.根据权利要求1所述存储器，其特征在于底部介电层的材质为氧化硅，选择栅极的材质为多晶硅。
10.根据权利要求1-9任一项所述存储器的制造工艺，其特征在于包括以下步骤：
