本发明涉及zoom adc，尤其是涉及一种复用lsb-first sar量化器的zoom adc。
背景技术：
1、σδ调制器(sdm)在没有校准的情况下也可以实现出色的线性度，通常用于采样率较高的音频技术领域。逐次逼近模数转换器(sar adc)虽然具有低功耗、小尺寸等特点，但是其线性度较低或需要大量校准，通常用于采样率较低的应用场景。
2、近年来，有研究人员提出了结合sar adc和sdm架构的混合adc。这种混合adc试图解决奈奎斯特速率和sdm架构两者不能以有效方式同时实现宽动态范围、高分辨率和高精度的问题。为此，这种混合adc通常将输入范围分为粗调段和精调段，每个粗调段和精调段都可以由不同的子adc进行转换，这些子adc经过优化以处理不同的摆幅区间。作为一种混合adc，变焦模数转换器(zoom adc)针对高分辨率和高线性度应用而被提出。
3、现有的zoom adc的结构框图如图1所示。它包括一个用于粗调的sar adc、一个用于精调的sdm以及一个位组合逻辑模块，其中，sdm包括高阶环路滤波器、量化器和dac(数模转换器)三个模块。zoom adc进行周期性工作，其每个工作周期又分为粗调阶段和精调阶段，在精调阶段进行周期性精调工作。当外部一对差分模拟信号vip和vim输入zoom adc时，该对差分模拟信号vip和vim同时输入sar adc和高阶环路滤波器，zoom adc开始周期性工作。在每个工作周期，zoom adc先进入粗调阶段，在粗调阶段，sar adc将当前输出至其处的差分模拟信号vip和vim转换为对应的数字信号输出到位组合逻辑模块中，位组合逻辑模块将当前输出至其处的数字信号作为当前工作周期的粗调输出信号进行保存并输出至dac，dac将位组合逻辑模块当前输出至其处的数字信号转换成一对差分模拟信号输出至高阶环路滤波器中，此时当前工作周期的粗调阶段结束，zoom adc进入当前工作周期的精调阶段，sdm进行周期性精调工作，在当前工作周期的每个精调周期中，高阶环路滤波器先采用外部当前输出至其处的一对差分模拟信号vip和vim减去dac当前输出至其处的一对差分模拟信号，得到一对差分差异信号，再对该对差分差异信号进行低通滤波，减少该对差分差异信号的高频波动后输出至到量化器中，其中，第一个精调周期高阶环路滤波器得到的一对差分差异信号代表了sar adc未能对外部输出至其处的一对差分模拟信号vip和vim进行精确转换的部分，即错误信号，量化器对当前输出至其处的一对差分差异信号进行模数转换，得到对应的数字信号输出至位组合逻辑模块，位组合逻辑模块在数字域将量化器当前输出至其处的数字信号与保存的当前工作周期的粗调输出信号进行合并，以确保sar adc输出的数字信号和量化器输出的数字信号正确对齐，得到相应的数字信号分别输出至外部以及dac中，dac将位组合逻辑模块当前输出至其处的数字信号再次转换为一对差分模拟信号输出至高阶环路滤波器，此时当前精调周期完成。每个工作周期中，精调周期数量等于sdm设计的过采样率。在每个工作周期的精调阶段，当某个精调周期结束后，进入下一个精调周期，直至最后一个精调周期完成后，该工作周期结束，进入下一个工作周期，直到外部一对差分模拟信号vip和vim停止输入，此时zoom adc工作结束。
4、上述zoom adc虽然实现了高分辨率和高线性度，但是，为了缩小sdm精调的输入范围，降低sdm对于过采样的需求，减少每个工作周期中精调周期的数量，提高整体工作速度，其sar adc通常采用多位sar adc，而多位sar adc结构比较复杂，由此导致zoom adc结构复杂度仍然较高，面积消耗也较大，同时，dsm采用多位sar量化器进行模数转换的位周期数量较多，从而使得zoom adc整体功耗仍然较高。
技术实现思路
1、本发明所要解决的技术问题是提供一种在具有高分辨率和高线性度的同时，结构简单，面积消耗较小，功耗较低的复用lsb-first sar量化器的zoom adc。
2、本发明解决上述技术问题所采用的技术方案为：一种复用lsb-first sar量化器的zoom adc，包括高阶环路滤波器、dac和位组合逻辑模块，所述的zoom adc进行周期性工作，其每个工作周期又分为粗调阶段和精调阶段，在精调阶段分为多个精调周期进行周期性精调工作；在每个工作周期的粗调阶段，所述的位组合逻辑模块用于将输出至其处数字信号作为该工作周期的粗调输出信号进行保存并输出至所述的dac，在每个工作周期的精调阶段的每个精调周期，所述的位组合逻辑模块用于将输出至其处数字信号与其保存的该工作周期的粗调输出信号进行合并后得到对应的数字信号输出至所述的dac，在每个工作周期的粗调阶段以及精调阶段的每个精调周期，所述的dac用于将所述的位组合逻辑模块输出至其处的数字信号转换为一对差分模拟信号输出至所述的高阶环路滤波器，在每个工作周期的精调阶段的每个精调周期，所述的高阶环路滤波器用于先采用外部输出至其处的一对差分模拟信号减去所述的dac输出至其处的一对差分模拟信号，再对该对差分模拟信号进行低通滤波后进行输出，所述的zoom adc还包括sar量化器，所述的sar量化器具有saradc模式和量化器模式，在每个工作周期的粗调阶段，所述的sar量化器处于sar adc模式，此时所述的sar量化器作为用于粗调的sar adc，将当前输出其处的外部一对差分模拟信号转换为数字信号输出至所述的位组合逻辑模块，在每个工作周期的精调阶段，所述的sar量化器处于量化器模式，此时所述的sar量化器作为量化器，与所述的高阶环路滤波器和所述的dac构成用于精调的sdm，在第一个工作周期的精调阶段，所述的sar量化器在第一个精调周期采用异步sar逻辑模式进行模数转换，从第二个精调周期开始的每个精调周期均采用lsb-first sar逻辑模式进行模数转换，从第二个工作周期开始，在每个工作周期的精调阶段，如果当前工作周期的粗调输出信号与前一个工作周期的粗调输出信号不同，则所述的sar量化器在第一个精调周期采用异步sar逻辑模式进行模数转换，从第二个精调周期开始的每个精调周期均采用lsb-first sar逻辑模式进行模数转换，如果相同，则所述的sar量化器在当前精调阶段的每个精调周期均采用lsb-first sar逻辑模式进行模数转换。
3、所述的sar量化器包括6个电子开关、2个电容、n个电容值均不相同的正端电容模块、n个电容值均不相同的负端电容模块、n+1个反相器、2个采样电路、正端dir电容模块、负端dir电容模块、比较器和sar逻辑模块，n为大于等于2的整数，所述的比较器具有正输入端、负输入端和输出端，每个电子开关均具有两个连接端和一个控制端，每个电子开关在其控制端接入的信号控制下，其两个连接端能够断开或者导通，所述的sar逻辑模块具有时钟端、输入端、控制端和n个输出端；将6个电子开关分别称为第一开关、第二开关、第三开关、第四开关、第五开关和第六开关，将2个电容分别称为第一电容和第二电容，将两个采样电路分别称为第一采样电路和第二采样电路；n个正端电容模块、n个负端电容模块、正端dir电容模块和负端dir电容模块均采用同样的电容模块结构，该电容模块结构由一个电容和两个mos管组成，将该电容称为第三电容、将两个mos管称为第一mos管和第二mos管，所述的第一mos管的源极接入第一基准电压，所述的第一mos管的栅极和所述的第二mos管的栅极连接，且其连接端为所述的电容模块结构的第一个连接端，所述的第一mos管的漏极、所述的第二mos管的漏极和所述的第三电容的一端连接，所述的第三电容的另一端为所述的电容模块结构的第二个连接端，所述的第二mos管的源极接入第二基准电压，当电容模块结构的第一个连接端接入高电平，第一mos管导通，第二mos管截止，第一基准电压接入第三电容，当电容模块结构的第一个连接端接入低电平时，第二mos管导通，第一mos管截止，第三电容接入第二基准电压；第m个正端电容模块中的第三电容的电容值为第m-1个正端电容模块中的第三电容的电容值的2倍，m＝2，3，…，n，第k个负端电容模块与第k个正端电容模块中的第三电容的电容值完全相同，k＝1，2，…，n，所述的正端dir电容模块以及所述的负端dir电容模块中的第三电容的电容值与第1个正端电容模块中的第三电容的电容值一样；所述的第一开关的第一个连接端作为所述的sar量化器的第一输入端，所述的第二开关的一个连接端作为所述的sar量化器的第二输入端，所述的sar量化器的第一输入端和第二输入端用于接入外部一对差分模拟信号vip1和vim1，所述的第三开关的一个连接端作为所述的sar量化器的第三输入端，所述的第四开关的第一个连接端作为所述的sar量化器的第四输入端，所述的sar量化器的第三输入端和第四输入端用于与所述的高阶环路滤波器连接，接入所述的高阶环路滤波器输出的一对差分差异信号vip2和vim2；所述的第一开关的第二个连接端、所述的第三开关的第二个连接端和所述的第一采样电路的输入端连接，所述的第一采样电路的输出端、所述的正端dir电容模块的第二个连接端、所述的第六开关的第一个连接端、n个正端电容模块的第二个连接端和所述的比较器的正输入端连接，所述的第二开关的第二个连接端、所述的第四开关的第二个连接端和所述的第二采样电路的输入端连接，所述的第二采样电路的输出端、所述的负端dir电容模块的第二个连接端、所述的第五开关的第一个连接端、n个负端电容模块的第二个连接端和所述的比较器的负输入端连接，所述的比较器的输出端与所述的sar逻辑模块的输入端连接，所述的第五开关的第二个连接端和所述的第一电容的一端连接，所述的第六开关的第二个连接端和所述的第二电容的一端连接，所述的第一电容的另一端和所述的第二电容的另一端均接地；第k个正端电容模块的第一个连接端与所述的sar逻辑模块的第k个输出端连接，所述的sar逻辑模块的第k个输出端作为所述的sar量化器的第k个输出端，所述的sar量化器的第1个输出端至第n个输出端构成其n个输出端，能够输出n位数字信号至所述的高阶环路滤波器，第k个反相器的输入端与所述的sar逻辑模块的第k个输出端连接，第k个反相器的输出端与第k个负端电容模块的第一个连接端连接，所述的sar逻辑模块的控制端分别与所述的正端dir电容模块的第一个连接端和第n+1个反相器的输入端连接，第n+1个反相器的输出端和所述的负端dir电容模块的第一个连接端连接，所述的第一开关的控制端和所述的第二开关的控制端连接，且其连接端为所述的sar量化器的第一时钟端，用于接入第一时钟信号clk1，当所述的第一时钟信号clk1为高电平时，所述的第一开关的第一连接端和第二连接端、所述的第二开关的第一连接端和第二连接端均导通，当所述的第一时钟信号clk1为低电平时，所述的第一开关的第一连接端和第二连接端、所述的第二开关的第一连接端和第二连接端均断开，所述的第三开关的控制端、所述的第四开关的控制端、所述的第五开关的控制端和所述的第六开关的控制端连接，且其连接端为所述的sar量化器的第二时钟端，用于接入第二时钟信号clk2，当所述的第二时钟信号clk2为高电平时，所述的第三开关、所述的第四开关、所述的第五开关以及所述的第六开关的第一连接端和第二连接端均导通，当所述的第二时钟信号clk2为低电平时，所述的第三开关、所述的第四开关、所述的第五开关以及所述的第六开关的第一连接端和第二连接端均断开；所述的sar逻辑模块的时钟端为所述的sar量化器的第三时钟端，用于接入第三时钟信号clk3，所述的第三时钟信号clk3用于控制所述的sar逻辑模块的工作时序，使其按照预设的工作时序通过其第1个输出端至第n个输出端用于输出n位数字信号；所述的第一时钟信号clk1和所述的第二时钟信号clk2用于控制所述的sar量化器在sar adc模式和量化器模式之间切换，当所述的第一时钟信号clk1为高电平，所述的第二时钟信号clk2为低电平时，所述的sar量化器在sar adc模式，此时所述的sar量化器接入外部一对差分模拟信号vip1和vim1，当所述的第一时钟信号clk1为低电平，所述的第二时钟信号clk2为高电平时，所述的sar量化器在量化器模式此时所述的sar量化器接入所述的高阶环路滤波器输出的一对差分差异信号vip2和vim2。
4、所述的sar逻辑模块包括第一控制逻辑模块、lsb-first sar逻辑模块、异步sar逻辑模块、2个电子开关和n+1个选通器，将2个电子开关分别称为第七开关和第八开关，所述的第一控制逻辑模块具有n个输入端和三个输出端，将其三个输出端分别称为第一输出端、第二输出端和第三输出端，所述的lsb-first sar逻辑模块具有输入端、时钟端、控制端和n个输出端，所述的异步sar逻辑模块具有输入端和n个输出端，每个所述的选通器均具有控制端、第一输入端、第二输入端和输出端，当所述的选通器的控制端接入高电平时，其第一输入端和输出端导通，当所述的选通器的控制端接入低电平时，其第二输入端和输出端导通；所述的第一控制逻辑模块的第一输出端分别与n+1个选通器的控制端连接，所述的第一控制逻辑模块的第二输出端与所述的第八开关的控制端连接，所述的第一控制逻辑模块的第三输出端与所述的第七开关的控制端连接，所述的第七开关的第一个连接端和所述的第八开关的第一个连接端连接，且其连接端为所述的sar逻辑模块的输入端，所述的第七开关的第二个连接端和所述的lsb-first sar逻辑模块的输入端连接，所述的第八开关的第二个连接端和所述的异步sar逻辑模块的输入端连接，所述的lsb-first sar逻辑模块的n个输出端和第1个至第n个选通器，合计n个选通器的第一输入端一一对应连接，所述的异步sar逻辑模块的n个输出端和该n个选通器的第二输入端一一对应连接，该n个选通器的输出端构成所述的sar逻辑模块的n个输出端，该n个选通器的输出端与所述的第一控制逻辑模块的n个输入端一一对应连接，所述的lsb-first sar逻辑模块的控制端和第n+1个选通器的第一输入端连接，第n+1个选通器的第二输入端接入低电平0，第n+1个选通器的输出端为所述的sar逻辑模块的控制端，所述的lsb-first sar逻辑模块的时钟端为所述的sar逻辑模块的时钟端。
5、所述的lsb-first sar逻辑模块包括第二控制逻辑模块、第一d触发器、第一选通器、第一反相器和n个sar逻辑子模块；所述的第二控制逻辑模块具有第一输出端、第二输出端和第三输出端，且其第一输出端用于输出第一时序信号，第二输出端用于输出第二时序信号，第三输出端用于输出第三时序信号；所述的第一d触发器具有时钟端、输入端和输出端；所述的第一选通器具有第一输入端、第二输入端、控制端和输出端，当所述的第一选通器的控制端接入高电平时，其第一输入端和输出端导通，当所述的第一选通器的控制端接入低电平时，其第二输入端和输出端导通；每个所述的sar逻辑子模块均具有8个输入端和3个输出端，将其8个输入端分别称为第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、第六输入端、第七输入端和第八输入端，将其3个输出端分别称为第一输出端、第二输出端和第三输出端；所述的第二控制逻辑模块的第一输出端分别与所述的第一选通器的控制端和第n个sar逻辑子模块的第三输入端连接，所述的第一反相器的输入端为所述的lsb-first sar逻辑模块的输入端，所述的第一反相器的输出端分别与所述的第一d触发器的输入端和所述的第一选通器的第一输入端连接，所述的第二控制逻辑模块的第三输出端和所述的第一d触发器的时钟端连接，所述的第一d触发器的输出端为所述的lsb-firstsar逻辑模块的控制端，所述的第一d触发器的输出端分别与所述的第一选通器的第二输入端以及n个sar逻辑子模块的第七输入端连接，所述的第二控制逻辑模块的第二输出端与第n个sar逻辑子模块的第六输入端连接，第n个sar逻辑子模块的第四输入端和第五输入端均接地，所述的第一选通器的输出端分别与n个sar逻辑子模块的第八输入端连接，n个sar逻辑子模块的第一输入端连接，且其连接端为所述的lsb-first sar逻辑模块的时钟端，第h个sar逻辑子模块的第二输入端和第h-1个sar逻辑子模块的第一输出端连接，第h个sar逻辑子模块的第二输出端分别与第h-1个sar逻辑子模块的第四输入端和第五输入端连接，h＝n,n-1，…，2，n个sar逻辑子模块的第三输出端构成所述的lsb-first sar逻辑模块的n个输出端。
6、每个所述的sar逻辑子模块均包括第二选通器、第二d触发器、第三d触发器、同或门、5个二输入与门、第二反相器和第三反相器，所述的第二选通器具有第一输入端、第二输入端和控制端，所述的第二d触发器具有输入端、输出端和时钟端，所述的第三d触发器具有输入端、输出端、置位端、复位端和时钟端，所述的同或门具有第一输入端、第二输入端和输出端，每个所述的二输入与门均具有第一输入端、第二输入端和输出端，将5个二输入与门分别称为第一与门、第二与门、第三与门、第四与门和第五与门，所述的第二d触发器的时钟端为所述的sar逻辑子模块的第一输入端，所述的第一与门的第一输入端和所述的第二与门的第一输入端连接，且其连接端为所述的sar逻辑子模块的第二输入端，所述的第一与门的第二输入端、所述的第二反相器的输入端和所述的同或门的输出端连接，所述的第二反相器的输出端与所述的第二与门的第二输入端连接，所述的第一与门的输出端和所述的第二选通器的第二输入端连接，所述的第二选通器的第一输入端为所述的sar逻辑子模块的第四输入端，所述的第二选通器的输出端与所述的第二d触发器的输入端连接，所述的第二选通器的控制端为所述的sar逻辑子模块的第三输入端，所述的第二触发器的输出端和所述的第三d触发器的时钟端连接，且其连接端为所述的sar逻辑子模块的第二输出端，所述的第三d触发器的输出端和所述的同或门的第一输入端连接，且其连接端为所述的sar逻辑子模块的第三输出端，所述的同或门的第二输入端、所述的第四与门的第一输入端和所述的第三反相器的输入端连接，且其连接端为所述的sar逻辑子模块的第七输入端，所述的第三反相器的输出端和所述的第五与门的第一输入端连接，所述的第四与门的第二输入端、所述的第三与门的输出端和所述的第五与门的第二输入端连接，所述的第五与门的输出端和所述的第三d触发器的置位端连接，所述的第三d触发器的复位端和所述的第四与门的输出端连接，所述的第三d触发器的输入端为所述的sar逻辑子模块的第八输入端，所述的第三与门的第一输入端为所述的sar逻辑子模块的第六输入端，所述的第三与门的第二输入端为所述的sar逻辑子模块的第五输入端，所述的第二与门的输出端为所述的sar逻辑子模块的第一输出端。
7、与现有技术相比，本发明的优点在于通过设置sar量化器，sar量化器具有sar adc模式和量化器模式，在每个工作周期的粗调阶段，sar量化器处于sar adc模式，此时sar量化器作为用于粗调的sar adc，将当前输出其处的外部一对差分模拟信号转换为数字信号输出至位组合逻辑模块，在每个工作周期的精调阶段，sar量化器处于量化器模式，此时sar量化器作为量化器，与高阶环路滤波器和dac构成用于精调的sdm，在第一个工作周期的精调阶段，sar量化器在第一个精调周期采用异步sar逻辑模式进行模数转换，从第二个精调周期开始的每个精调周期均采用lsb-first sar逻辑模式进行模数转换，从第二个工作周期开始，在每个工作周期的精调阶段，如果当前工作周期的粗调输出信号与前一个工作周期的粗调输出信号不同，则sar量化器在第一个精调周期采用异步sar逻辑模式进行模数转换，从第二个精调周期开始的每个精调周期均采用lsb-first sar逻辑模式进行模数转换，如果相同，则sar量化器在当前精调阶段的每个精调周期均采用lsb-first sar逻辑模式进行模数转换；当外部差分模拟信号vip和vim输入zoom adc时，zoom adc以预设的周期开始进行周期性的工作，在每个工作周期，zoom adc先进入粗调阶段，在粗调阶段，sar量化器处于sar adc模式，此时sar量化器作为sar adc使用，将当前输出至其处的差分模拟信号vip和vim转换为数字信号输出到位组合逻辑模块中，位组合逻辑模块则将sar量化器当前输出至其处的数字信号作为当前工作周期的粗调输出信号进行保存并输出至dac，dac将位组合逻辑模块当前输出至其处的数字信号转换成一对差分模拟信号输出至高阶环路滤波器中，在当前工作周期的粗调阶段结束后，zoom adc进入当前工作周期的精调阶段，此时sar量化器处于量化器模式，sar量化器作为量化器，与高阶环路滤波器和dac构成sdm，sdm按照预设的周期进行周期性精调工作，在当前工作周期的第一个精调周期中，高阶环路滤波器先采用外部当前输出至其处的一对差分模拟信号vip和vim减去dac当前输出至其处的一对差分模拟信号，得到一对差分差异信号，再对该对差分差异信号进行低通滤波，减少该对差分差异信号的高频波动后输出至到sar量化器中，sar量化器使用异步sar逻辑模式对高阶环路滤波器当前输出至其处的差分差异信号进行模数转换，得到相应的数字信号输出至位组合逻辑模块，位组合逻辑模块在数字域将sar量化器当前输出至其处的数字信号与保存的当前工作周期的粗调输出信号进行合并，以确保sar量化器当前输出至其处的数字信号与保存的当前工作周期的粗调输出信号正确地对齐，得到对应的数字信号分别输出至外部以及dac中，dac将位组合逻辑模块当前输出至其处的数字信号再次转换为一对差分模拟信号输出至高阶环路滤波器，在第一个精调周期结束后进入第二个精调周期，从第二个精调周期开始的每个精调周期中，高阶环路滤波器先采用外部当前输出至其处的一对差分模拟信号vip和vim减去dac当前输出至其处的一对差分模拟信号，得到一对差分差异信号，再对该对差分差异信号进行低通滤波，减少该对差分差异信号的高频波动后输出至到sar量化器中，sar量化器使用lsb-first sar逻辑模式对高阶环路滤波器当前输出至其处的差分差异信号进行模数转换，得到相应的数字信号输出至位组合逻辑模块，位组合逻辑模块在数字域将sar量化器当前输出至其处的数字信号与保存的当前工作周期的粗调输出信号进行合并，以确保sar量化器当前输出至其处的数字信号与保存的当前工作周期的粗调输出信号正确地对齐，得到对应的数字信号分别输出至外部以及dac中，dac将位组合逻辑模块当前输出至其处的数字信号再次转换为一对差分模拟信号输出至高阶环路滤波器；在zoom adc的每个工作周期的精调阶段，当某个精调周期结束后，进入下一个精调周期，直至最后一个精调周期结束后，该工作周期结束，进入下一个工作周期，直到外部一对差分模拟信号vip和vim停止输入，此时zoom adc工作结束，由此本发明中sar量化器既能够作为粗调的sar adc，又能够作为量化器，与高阶环路滤波器和dac构成用于精调的sdm，实现了sar量化器的复用，简化了整体结构，在具有高分辨率和高线性度的同时，结构简单，面积消耗较小，功耗较低。
1.一种复用lsb-first sar量化器的zoom adc，包括高阶环路滤波器、dac和位组合逻辑模块，所述的zoom adc进行周期性工作，其每个工作周期又分为粗调阶段和精调阶段，在精调阶段分为多个精调周期进行周期性精调工作；在每个工作周期的粗调阶段，所述的位组合逻辑模块用于将输出至其处数字信号作为该工作周期的粗调输出信号进行保存并输出至所述的dac，在每个工作周期的精调阶段的每个精调周期，所述的位组合逻辑模块用于将输出至其处数字信号与其保存的该工作周期的粗调输出信号进行合并后得到对应的数字信号输出至所述的dac，在每个工作周期的粗调阶段以及精调阶段的每个精调周期，所述的dac用于将所述的位组合逻辑模块输出至其处的数字信号转换为一对差分模拟信号输出至所述的高阶环路滤波器，在每个工作周期的精调阶段的每个精调周期，所述的高阶环路滤波器用于先采用外部输出至其处的一对差分模拟信号减去所述的dac输出至其处的一对差分模拟信号，再对该对差分模拟信号进行低通滤波后进行输出，其特征在于所述的zoomadc还包括sar量化器，所述的sar量化器具有sar adc模式和量化器模式，在每个工作周期的粗调阶段，所述的sar量化器处于sar adc模式，此时所述的sar量化器作为用于粗调的sar adc，将当前输出其处的外部一对差分模拟信号转换为数字信号输出至所述的位组合逻辑模块，在每个工作周期的精调阶段，所述的sar量化器处于量化器模式，此时所述的sar量化器作为量化器，与所述的高阶环路滤波器和所述的dac构成用于精调的sdm，在第一个工作周期的精调阶段，所述的sar量化器在第一个精调周期采用异步sar逻辑模式进行模数转换，从第二个精调周期开始的每个精调周期均采用lsb-first sar逻辑模式进行模数转换，从第二个工作周期开始，在每个工作周期的精调阶段，如果当前工作周期的粗调输出信号与前一个工作周期的粗调输出信号不同，则所述的sar量化器在第一个精调周期采用异步sar逻辑模式进行模数转换，从第二个精调周期开始的每个精调周期均采用lsb-firstsar逻辑模式进行模数转换，如果相同，则所述的sar量化器在当前精调阶段的每个精调周期均采用lsb-first sar逻辑模式进行模数转换。
2.根据权利要求1所述的一种复用lsb-first sar量化器的zoom adc，其特征在于所述的sar量化器包括6个电子开关、2个电容、n个电容值均不相同的正端电容模块、n个电容值均不相同的负端电容模块、n+1个反相器、2个采样电路、正端dir电容模块、负端dir电容模块、比较器和sar逻辑模块，n为大于等于2的整数，所述的比较器具有正输入端、负输入端和输出端，每个电子开关均具有两个连接端和一个控制端，每个电子开关在其控制端接入的信号控制下，其两个连接端能够断开或者导通，所述的sar逻辑模块具有时钟端、输入端、控制端和n个输出端；将6个电子开关分别称为第一开关、第二开关、第三开关、第四开关、第五开关和第六开关，将2个电容分别称为第一电容和第二电容，将两个采样电路分别称为第一采样电路和第二采样电路；n个正端电容模块、n个负端电容模块、正端dir电容模块和负端dir电容模块均采用同样的电容模块结构，该电容模块结构由一个电容和两个mos管组成，将该电容称为第三电容、将两个mos管称为第一mos管和第二mos管，所述的第一mos管的源极接入第一基准电压，所述的第一mos管的栅极和所述的第二mos管的栅极连接，且其连接端为所述的电容模块结构的第一个连接端，所述的第一mos管的漏极、所述的第二mos管的漏极和所述的第三电容的一端连接，所述的第三电容的另一端为所述的电容模块结构的第二个连接端，所述的第二mos管的源极接入第二基准电压，当电容模块结构的第一个连接端接入高电平，第一mos管导通，第二mos管截止，第一基准电压接入第三电容，当电容模块结构的第一个连接端接入低电平时，第二mos管导通，第一mos管截止，第三电容接入第二基准电压；第m个正端电容模块中的第三电容的电容值为第m-1个正端电容模块中的第三电容的电容值的2倍，m＝2，3，…，n，第k个负端电容模块与第k个正端电容模块中的第三电容的电容值完全相同，k＝1，2，…，n，所述的正端dir电容模块以及所述的负端dir电容模块中的第三电容的电容值与第1个正端电容模块中的第三电容的电容值一样；所述的第一开关的第一个连接端作为所述的sar量化器的第一输入端，所述的第二开关的一个连接端作为所述的sar量化器的第二输入端，所述的sar量化器的第一输入端和第二输入端用于接入外部一对差分模拟信号vip1和vim1，所述的第三开关的一个连接端作为所述的sar量化器的第三输入端，所述的第四开关的第一个连接端作为所述的sar量化器的第四输入端，所述的sar量化器的第三输入端和第四输入端用于与所述的高阶环路滤波器连接，接入所述的高阶环路滤波器输出的一对差分差异信号vip2和vim2；所述的第一开关的第二个连接端、所述的第三开关的第二个连接端和所述的第一采样电路的输入端连接，所述的第一采样电路的输出端、所述的正端dir电容模块的第二个连接端、所述的第六开关的第一个连接端、n个正端电容模块的第二个连接端和所述的比较器的正输入端连接，所述的第二开关的第二个连接端、所述的第四开关的第二个连接端和所述的第二采样电路的输入端连接，所述的第二采样电路的输出端、所述的负端dir电容模块的第二个连接端、所述的第五开关的第一个连接端、n个负端电容模块的第二个连接端和所述的比较器的负输入端连接，所述的比较器的输出端与所述的sar逻辑模块的输入端连接，所述的第五开关的第二个连接端和所述的第一电容的一端连接，所述的第六开关的第二个连接端和所述的第二电容的一端连接，所述的第一电容的另一端和所述的第二电容的另一端均接地；第k个正端电容模块的第一个连接端与所述的sar逻辑模块的第k个输出端连接，所述的sar逻辑模块的第k个输出端作为所述的sar量化器的第k个输出端，所述的sar量化器的第1个输出端至第n个输出端构成其n个输出端，能够输出n位数字信号至所述的高阶环路滤波器，第k个反相器的输入端与所述的sar逻辑模块的第k个输出端连接，第k个反相器的输出端与第k个负端电容模块的第一个连接端连接，所述的sar逻辑模块的控制端分别与所述的正端dir电容模块的第一个连接端和第n+1个反相器的输入端连接，第n+1个反相器的输出端和所述的负端dir电容模块的第一个连接端连接，所述的第一开关的控制端和所述的第二开关的控制端连接，且其连接端为所述的sar量化器的第一时钟端，用于接入第一时钟信号clk1，当所述的第一时钟信号clk1为高电平时，所述的第一开关的第一连接端和第二连接端、所述的第二开关的第一连接端和第二连接端均导通，当所述的第一时钟信号clk1为低电平时，所述的第一开关的第一连接端和第二连接端、所述的第二开关的第一连接端和第二连接端均断开，所述的第三开关的控制端、所述的第四开关的控制端、所述的第五开关的控制端和所述的第六开关的控制端连接，且其连接端为所述的sar量化器的第二时钟端，用于接入第二时钟信号clk2，当所述的第二时钟信号clk2为高电平时，所述的第三开关、所述的第四开关、所述的第五开关以及所述的第六开关的第一连接端和第二连接端均导通，当所述的第二时钟信号clk2为低电平时，所述的第三开关、所述的第四开关、所述的第五开关以及所述的第六开关的第一连接端和第二连接端均断开；所述的sar逻辑模块的时钟端为所述的sar量化器的第三时钟端，用于接入第三时钟信号clk3，所述的第三时钟信号clk3用于控制所述的sar逻辑模块的工作时序，使其按照预设的工作时序通过其第1个输出端至第n个输出端用于输出n位数字信号；所述的第一时钟信号clk1和所述的第二时钟信号clk2用于控制所述的sar量化器在saradc模式和量化器模式之间切换，当所述的第一时钟信号clk1为高电平，所述的第二时钟信号clk2为低电平时，所述的sar量化器在sar adc模式，此时所述的sar量化器接入外部一对差分模拟信号vip1和vim1，当所述的第一时钟信号clk1为低电平，所述的第二时钟信号clk2为高电平时，所述的sar量化器在量化器模式此时所述的sar量化器接入所述的高阶环路滤波器输出的一对差分差异信号vip2和vim2。
3.根据权利要求2所述的一种复用lsb-first sar量化器的zoom adc，其特征在于所述的sar逻辑模块包括第一控制逻辑模块、lsb-first sar逻辑模块、异步sar逻辑模块、2个电子开关和n+1个选通器，将2个电子开关分别称为第七开关和第八开关，所述的第一控制逻辑模块具有n个输入端和三个输出端，将其三个输出端分别称为第一输出端、第二输出端和第三输出端，所述的lsb-first sar逻辑模块具有输入端、时钟端、控制端和n个输出端，所述的异步sar逻辑模块具有输入端和n个输出端，每个所述的选通器均具有控制端、第一输入端、第二输入端和输出端，当所述的选通器的控制端接入高电平时，其第一输入端和输出端导通，当所述的选通器的控制端接入低电平时，其第二输入端和输出端导通；所述的第一控制逻辑模块的第一输出端分别与n+1个选通器的控制端连接，所述的第一控制逻辑模块的第二输出端与所述的第八开关的控制端连接，所述的第一控制逻辑模块的第三输出端与所述的第七开关的控制端连接，所述的第七开关的第一个连接端和所述的第八开关的第一个连接端连接，且其连接端为所述的sar逻辑模块的输入端，所述的第七开关的第二个连接端和所述的lsb-first sar逻辑模块的输入端连接，所述的第八开关的第二个连接端和所述的异步sar逻辑模块的输入端连接，所述的lsb-first sar逻辑模块的n个输出端和第1个至第n个选通器，合计n个选通器的第一输入端一一对应连接，所述的异步sar逻辑模块的n个输出端和该n个选通器的第二输入端一一对应连接，该n个选通器的输出端构成所述的sar逻辑模块的n个输出端，该n个选通器的输出端与所述的第一控制逻辑模块的n个输入端一一对应连接，所述的lsb-first sar逻辑模块的控制端和第n+1个选通器的第一输入端连接，第n+1个选通器的第二输入端接入低电平0，第n+1个选通器的输出端为所述的sar逻辑模块的控制端，所述的lsb-first sar逻辑模块的时钟端为所述的sar逻辑模块的时钟端。
4.根据权利要求3所述的一种复用lsb-first sar量化器的zoom adc，其特征在于所述的lsb-first sar逻辑模块包括第二控制逻辑模块、第一d触发器、第一选通器、第一反相器和n个sar逻辑子模块；所述的第二控制逻辑模块具有第一输出端、第二输出端和第三输出端，且其第一输出端用于输出第一时序信号，第二输出端用于输出第二时序信号，第三输出端用于输出第三时序信号；所述的第一d触发器具有时钟端、输入端和输出端；所述的第一选通器具有第一输入端、第二输入端、控制端和输出端，当所述的第一选通器的控制端接入高电平时，其第一输入端和输出端导通，当所述的第一选通器的控制端接入低电平时，其第二输入端和输出端导通；每个所述的sar逻辑子模块均具有8个输入端和3个输出端，将其8个输入端分别称为第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、第六输入端、第七输入端和第八输入端，将其3个输出端分别称为第一输出端、第二输出端和第三输出端；所述的第二控制逻辑模块的第一输出端分别与所述的第一选通器的控制端和第n个sar逻辑子模块的第三输入端连接，所述的第一反相器的输入端为所述的lsb-first sar逻辑模块的输入端，所述的第一反相器的输出端分别与所述的第一d触发器的输入端和所述的第一选通器的第一输入端连接，所述的第二控制逻辑模块的第三输出端和所述的第一d触发器的时钟端连接，所述的第一d触发器的输出端为所述的lsb-first sar逻辑模块的控制端，所述的第一d触发器的输出端分别与所述的第一选通器的第二输入端以及n个sar逻辑子模块的第七输入端连接，所述的第二控制逻辑模块的第二输出端与第n个sar逻辑子模块的第六输入端连接，第n个sar逻辑子模块的第四输入端和第五输入端均接地，所述的第一选通器的输出端分别与n个sar逻辑子模块的第八输入端连接，n个sar逻辑子模块的第一输入端连接，且其连接端为所述的lsb-first sar逻辑模块的时钟端，第h个sar逻辑子模块的第二输入端和第h-1个sar逻辑子模块的第一输出端连接，第h个sar逻辑子模块的第二输出端分别与第h-1个sar逻辑子模块的第四输入端和第五输入端连接，h＝n,n-1，…，2，n个sar逻辑子模块的第三输出端构成所述的lsb-first sar逻辑模块的n个输出端。
5.根据权利要求4所述的一种复用lsb-first sar量化器的zoom adc，其特征在于每个所述的sar逻辑子模块均包括第二选通器、第二d触发器、第三d触发器、同或门、5个二输入与门、第二反相器和第三反相器，所述的第二选通器具有第一输入端、第二输入端和控制端，所述的第二d触发器具有输入端、输出端和时钟端，所述的第三d触发器具有输入端、输出端、置位端、复位端和时钟端，所述的同或门具有第一输入端、第二输入端和输出端，每个所述的二输入与门均具有第一输入端、第二输入端和输出端，将5个二输入与门分别称为第一与门、第二与门、第三与门、第四与门和第五与门，所述的第二d触发器的时钟端为所述的sar逻辑子模块的第一输入端，所述的第一与门的第一输入端和所述的第二与门的第一输入端连接，且其连接端为所述的sar逻辑子模块的第二输入端，所述的第一与门的第二输入端、所述的第二反相器的输入端和所述的同或门的输出端连接，所述的第二反相器的输出端与所述的第二与门的第二输入端连接，所述的第一与门的输出端和所述的第二选通器的第二输入端连接，所述的第二选通器的第一输入端为所述的sar逻辑子模块的第四输入端，所述的第二选通器的输出端与所述的第二d触发器的输入端连接，所述的第二选通器的控制端为所述的sar逻辑子模块的第三输入端，所述的第二触发器的输出端和所述的第三d触发器的时钟端连接，且其连接端为所述的sar逻辑子模块的第二输出端，所述的第三d触发器的输出端和所述的同或门的第一输入端连接，且其连接端为所述的sar逻辑子模块的第三输出端，所述的同或门的第二输入端、所述的第四与门的第一输入端和所述的第三反相器的输入端连接，且其连接端为所述的sar逻辑子模块的第七输入端，所述的第三反相器的输出端和所述的第五与门的第一输入端连接，所述的第四与门的第二输入端、所述的第三与门的输出端和所述的第五与门的第二输入端连接，所述的第五与门的输出端和所述的第三d触发器的置位端连接，所述的第三d触发器的复位端和所述的第四与门的输出端连接，所述的第三d触发器的输入端为所述的sar逻辑子模块的第八输入端，所述的第三与门的第一输入端为所述的sar逻辑子模块的第六输入端，所述的第三与门的第二输入端为所述的sar逻辑子模块的第五输入端，所述的第二与门的输出端为所述的sar逻辑子模块的第一输出端。
