本发明属于半导体，特别涉及一种半导体器件及其制作方法。
背景技术：
1、随着半导体技术的发展，甚大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛实用。目前，两个不同金属层之间的电连接，是通过在两个金属层之间的介质层内形成通孔并填充导电材料形成栓塞(plug)结构而实现的。集成器件中设置电阻器，与模拟、射频(rf)以及混合模式电路的阻抗匹配，用来做稳压或滤噪声等作用。
2、图1是现有技术中提供的一种半导体器件的剖面结构示意图，其中，在衬底10上形成多个器件，如包括第一器件和第二器件等，在相邻器件之间的浅沟槽隔离结构14上设置电阻器，以起到分压限流和防漏电的作用。由于技术节点不断减小，将电阻器和金属栅极的晶体管结合在同一衬底时，会增加光罩和制作的程序，增加生产成本，且获得的电阻器与器件的匹配率低，限制半导体器件的发展。同时，第一介质层31、第二介质层32以及第三介质层34的总厚度较大，会导致半导体器件上的栓塞结构63出现形成质量较差等问题，导致互连电阻增大，影响器件的性能。
技术实现思路
1、本发明的目的在于提供一种半导体器件及其制作方法，通过本发明提供的半导体器件及其制作方法，减少栓塞结构的缺陷，提高电阻结构的阻值表现。
2、为解决上述技术问题，本发明提供一种半导体器件，至少包括：
3、衬底，所述衬底包括器件区和非器件区，且所述非器件区的所述衬底的表面低于所述器件区的所述衬底表面；
4、金属栅极，设置在所述器件区上；
5、电阻结构，设置在所述非器件区上，且所述电阻结构的高度与所述金属栅极的高度齐平，所述电阻结构包括多晶硅分部和金属分部，所述金属分部设置在所述多晶硅分部上，且所述金属分部与所述金属栅极同步获得；
6、介质层，设置在所述衬底上，且覆盖所述金属栅极和所述电阻结构；以及
7、栓塞结构，设置在所述介质层内，且至少设置在所述金属栅极和所述电阻结构上。
8、进一步的，所述器件区的衬底表面和所述非器件区的衬底表面之间的高度差等于所述金属分部的厚度。
9、进一步的，所述金属栅极包括第一金属栅极，所述电阻结构包括第一电阻结构，且所述第一金属栅极与所述第一电阻结构的所述金属分部的结构相同；所述金属栅极包括第二金属栅极，所述电阻结构包括第二电阻结构，且所述第二金属栅极与所述第二电阻结构的所述金属分部的结构相同。
10、进一步的，所述介质层包括第一介质层和第二介质层，所述第一介质层的表面与所述电阻结构的表面齐平，所述第二介质层设置在所述第一介质层上，且所述第二介质层的厚度小于所述第一介质层的厚度。
11、本发明还提供一种半导体器件的制作方法，至少包括以下步骤：
12、提供一衬底，形成器件区和非器件区，且所述非器件区的所述衬底的表面低于所述器件区的所述衬底表面；
13、在所述器件区上形成金属栅极，在所述非器件区上形成电阻结构，且所述电阻结构的高度与所述金属栅极的高度齐平，所述电阻结构包括多晶硅分部和金属分部，所述金属分部设置在所述多晶硅分部上，且所述金属分部与所述金属栅极同步获得；
14、在所述衬底上形成介质层，所述介质层覆盖所述金属栅极和所述电阻结构；以及
15、在所述介质层内形成栓塞结构，所述栓塞结构至少设置在所述金属栅极和所述电阻结构上。
16、进一步的，所述制作方法还包括：
17、在所述器件区和所述非器件区上形成多晶硅栅极，所述器件区和所述非器件区上的所述多晶硅栅极的厚度相等；
18、在所述多晶硅栅极的两侧及顶部形成侧墙材料层；
19、在所述侧墙材料层和所述衬底上形成接触孔刻蚀停止层；
20、在所述接触孔刻蚀停止层上形成第一介质层；以及
21、平坦化所述第一介质层，暴露所述器件区上的所述多晶硅栅极。
22、进一步的，所述非器件区上的所述多晶硅栅极上的所述侧墙材料层和所述接触孔刻蚀停止层的总厚度，等于所述器件区的衬底表面和所述非器件区的衬底表面之间的高度差。
23、进一步的，在平坦化所述第一介质层时，以所述非器件区上的所述多晶硅栅极上的所述接触孔刻蚀停止层为研磨停止层。
24、进一步的，所述制作方法还包括：
25、去除所述器件区上的多晶硅栅极，至少形成第一凹槽和第二凹槽；
26、在所述衬底上形成光刻胶，所述光刻胶暴露所述非器件区上所述多晶硅栅极上的接触孔刻蚀停止层；
27、以所述光刻胶为掩膜，去除所述接触孔刻蚀停止层和所述侧墙材料层，至少形成第三凹槽和第四凹槽；以及
28、在所述第一凹槽、所述第二凹槽、所述第三凹槽和所述第四凹槽内沉积多层金属功函数层。
29、进一步的，至少所述第一凹槽与所述第三凹槽的所述多层金属功函数层同时形成，以及至少所述第二凹槽内与所述第四凹槽的所述多层金属功函数层同时形成。
30、综上所述，本发明提供一种半导体器件及其制作方法，通过对半导体器件的结构和制作方法进行改进，本申请意想不到的技术效果是能够在同一半导体器件中，将器件区上的电阻结构移至位于低洼区的非器件区上，电阻结构能够起到分压限流和防漏电的作用，改善栓塞结构信号延迟问题，优化了器件的性能；减小了器件结构与金属层之间的介质层的厚度和接触孔高度，缩短电流的流通路径，增加接触孔的填洞能力，进一步又增加钨栓塞与金属层之间的接触互联，避免架桥效应导致的互联金属之间短路问题；同时，在制作过程中，电阻结构能够与金属栅极同步形成，省去形成多层介质层的步骤，以及在接触孔形成的过程中可同步形成电阻结构互连线，提高了工艺整合度，缩短了工艺周期，减少了制作的成本。
31、当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
1.一种半导体器件，其特征在于，至少包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述器件区的衬底表面和所述非器件区的衬底表面之间的高度差等于所述金属分部的厚度。
3.根据权利要求1所述的半导体器件，其特征在于，所述金属栅极包括第一金属栅极，所述电阻结构包括第一电阻结构，且所述第一金属栅极与所述第一电阻结构的所述金属分部的结构相同；所述金属栅极包括第二金属栅极，所述电阻结构包括第二电阻结构，且所述第二金属栅极与所述第二电阻结构的所述金属分部的结构相同。
4.根据权利要求1所述的半导体器件，其特征在于，所述介质层包括第一介质层和第二介质层，所述第一介质层的表面与所述电阻结构的表面齐平，所述第二介质层设置在所述第一介质层上，且所述第二介质层的厚度小于所述第一介质层的厚度。
5.一种半导体器件的制作方法，其特征在于，至少包括以下步骤：
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述制作方法还包括：
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述非器件区上的所述多晶硅栅极上的所述侧墙材料层和所述接触孔刻蚀停止层的总厚度，等于所述器件区的衬底表面和所述非器件区的衬底表面之间的高度差。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，在平坦化所述第一介质层时，以所述非器件区上的所述多晶硅栅极上的所述接触孔刻蚀停止层为研磨停止层。
9.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述制作方法还包括：
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，至少所述第一凹槽与所述第三凹槽的所述多层金属功函数层同时形成，以及至少所述第二凹槽内与所述第四凹槽的所述多层金属功函数层同时形成。
