本发明涉及功率半导体器件，尤其是涉及一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法。
背景技术：
1、公知的，用于bjt和vdmos芯片制造的衬底材料，其理想模型为：根据bjt和vdmos使用电压要求，选择对应厚度的n-半导体晶圆，然后在半导体晶圆背面扩散一层n+薄层。但是在bjt和vdmos芯片的实际生产中，因电压设计要求，理想模型半导体晶圆厚度较薄，而半导体材质（如硅）都脆而易碎，难以直接用于生产，必须加大硅片厚度，待芯片正面工艺流程完成后，对晶圆背面进行减薄至设计厚度，然后进行背面金属制程。
2、如图1所示，为现有用于bjt和vdmos芯片的扩散晶圆。4~6寸晶圆通常需要约300μm厚度以减少碎片，n-区主要由芯片反压参数确定，n+区厚度主要由晶圆厚度减去n-区厚度确定。扩散晶圆制作时，需要通过高温从晶圆背面扩散形成n+层，n+层的深度通常需要100μm~250μm。n+层靠近n-区位置浓度梯度越大，芯片电性能越好。但n+层靠近n-区位置浓度梯度会随着扩散深度（n+层厚度）的提高而降低，进而影响芯片性能。
3、cn106129108a为本申请人已授权发明专利，其公开了一种具有三维结构的半导体晶圆。由半导体晶圆、连接层、导通层和保护层构成，导通层上设有保护层，在半导体晶圆上设有连接层和导通层，连接层和导通层设置在半导体晶圆的任意面上。通过在半导体晶圆上设有连接层和导通层，以达到提高半导体性能的目的，不仅可以替代单晶外延片等二维结构半导体晶圆材料，还可以为新型半导体器件提供全新的设计基础。其结构中，a为n-或p-区，b、c可分别为n+或p+区组合，如图2所示。
4、cn115332185a公开了一种功率半导体晶圆及制备方法。包括：若干功率半导体芯片区、若干划片道区和边缘区，若干所述划片道区和所述边缘区形成机械支撑区，若干所述功率半导体芯片区位于所述机械支撑区之间，所述边缘区位于若干所述功率半导体芯片区和若干所述划片道区的外周；所述边缘区的半导体材料厚度与所述划片道区的半导体材料厚度相等，所述功率半导体芯片区的半导体材料厚度小于所述机械支撑区的半导体材料厚度，使得所述机械支撑区形成网格状结构。该功率半导体晶圆可有效降低碎片率，从力学结构上比圆环结构更为坚固。
5、然而，上述现有技术中，半导体扩散衬底晶圆因其高阻区缺陷密度低，制作的bjt和vdmos芯片压降低、漏电流小而作为bjt和vdmos芯片制造的主要衬底材料之一。扩散抛光衬底晶圆材料的制造，需要在n-半导体衬底晶圆背面扩散高浓度的n杂质，扩散深度为硅片厚度减去n-区设计厚度，扩散深度一般需要150μm以上；超深扩散深度使得衬底材料的制造工艺流程更加复杂，对扩散设备的高温上限和长时间高温的要求跟高，同时大的扩散深度使得n+扩散杂质在硅片内垂直方向的分布较难取得理想的浓度梯度，进而使得bjt和vdmos芯片性能降低。这既提高了工艺难度，对设备的要求、更多的时间及能源浪费，又难以取得优良的衬底材料及芯片性能。
6、有鉴于此，本发明提出一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法，以解决上述背景技术中存在的至少一个问题。
技术实现思路
1、为了克服背景技术中的不足，本发明公开了一种适用于bjt和vdmos器件制造的三维半导体衬底晶圆及其制备方法，通过针对bjt和vdmos芯片及衬底材料制造工艺的痛点进行特别设计，从而达到在衬底材料制造阶段，降低工艺难度、降低工艺设备要求、降低生产成本，提高产能及衬底材料性能；具有在bjt和vdmos芯片制造阶段，取消减薄工步、提升芯片性能的特点。
2、为了实现上述的发明目的，本发明采用如下技术方案：
3、一种适用于bjt和vdmos器件制造的三维半导体衬底晶圆，包括半导体衬底晶圆、凹槽结构、导通层与场基层以及sio2保护层，在半导体衬底晶圆背面设有凹槽结构、导通层与场基层和sio2保护层；凹槽结构由多个阵列分布且深入半导体衬底晶圆内部的掺杂体组成，所述掺杂体在纵向深度呈现出高浓度梯度分布；导通层与场基层位于半导体晶圆背面；sio2保护层在导通层与场基层表面。
4、优选地，所述半导体衬底晶圆为圆形薄片结构，bjt半导体晶圆衬底为硅材料，且使用<111>晶向，vdmos半导体晶圆衬底为硅材料，且使用<100>晶向。
5、优选地，所述凹槽结构为锥型、柱型或棱型结构，深度为50~250μm；所述导通层与场基层掺杂浓度1018~1020/cm2。
6、优选地，sio2保护层厚度大于1μm；sio2保护层可以为sio2或sio2与多晶硅复合层或sio2与掺磷多晶硅复合层。
7、优选地，半导体衬底晶圆背面为集电极，兼容导通与截止结构，电流同时经由半导体衬底晶圆背面凹槽位置导通层与场基层及平面位置n层流通。
8、本发明还公开了一种适用于bjt和vdmos器件制造的三维半导体衬底晶圆的制备方法，包括如下步骤：
9、步骤s1，形成半导体衬底晶圆；
10、步骤s2，通过掩膜、光刻以及蚀刻工艺在所述半导体衬底晶圆背面制作出阵列分布凹槽；
11、步骤s3，在所述半导体衬底晶圆背面高温扩散掺杂形成导通层与场基层；
12、步骤s4，在所述n半导体衬底晶圆背面通过热氧化或cvd工艺生长或沉积sio2保护层，所述sio2保护层厚度大于1μm；
13、其中，步骤s2中所述阵列分布凹槽形状、间距、深度、分布方式根据具体器件参数进行调整；步骤s3中导通层与场基层的掺杂浓度及深度根据具体器件参数确定。
14、由于采用了上述技术方案，本发明具有如下有益效果：
15、1.本发明中，在衬底材料制造阶段，导通层与场基层，可以根据设计需求做的非常薄，从而扩散深度大幅降低，降低了工艺难度、工艺设备要求、时间及能源消耗，且提高了产能及衬底材料性能；
16、2.本发明中，三维衬底晶圆因为背面凹槽，且凹槽深度可调整，因此晶圆背面扩散的n+厚度可大幅降低，而较浅的扩散深度，更加容易达到bjt和vdmos芯片对于半导体晶圆背面高扩散深度，陡峭的浓度梯度需求，进而提高bjt和vdmos芯片的性能；
17、3.本发明中，晶圆背面n+层大的浓度梯度，具备吸杂作用，可降低n-层缺陷密度，提高芯片稳定性。
18、4.本发明中，在bjt与vdmos芯片制作时，晶圆背面为集电极，晶圆背面为凹槽结构，不需要进行传统的晶圆背面减薄步骤，背面金属可镀在背面凹槽与平面上，电流同时经由衬底晶圆背面凹槽位置导通层与场基层及平面位置n层流通。
19、5.本发明三维衬底晶圆背面采用上述的共集电极结构，兼容了穿通结构与截止结构的设计理念，使芯片具有更优良的伏安特性，有效提高半导体芯片的电流密度，基于本发明的半导体芯片比传统半导体芯片功耗可大幅降低。
1.一种适用于bjt和vdmos器件制造的三维半导体衬底晶圆，其特征在于：包括n-半导体衬底晶圆、凹槽结构、n+导通层与场基层和sio2保护层，在所述n-半导体衬底晶圆背面设有凹槽结构、n+导通层与场基层和sio2保护层；所述凹槽结构由多个阵列分布深入半导体晶圆内部的掺杂体组成；n+导通层与场基层位于n-半导体衬底晶圆背面；sio2保护层在n+导通层与场基层表面。
2.一种适用于bjt和vdmos器件制造的三维半导体衬底晶圆，其特征在于：包括p-半导体衬底晶圆、凹槽结构、p+导通层与场基层和sio2保护层，在所述p-半导体衬底晶圆背面设有凹槽结构、p+导通层与场基层和sio2保护层；所述凹槽结构由多个阵列分布深入半导体晶圆内部的掺杂体组成；p+导通层与场基层位于p-半导体衬底晶圆背面；sio2保护层在p+导通层与场基层表面。
3.根据权利要求1或2所述的适用于bjt和vdmos器件制造的三维半导体衬底晶圆，其特征在于：所述凹槽结构为锥型、柱型或棱型结构，深度为50~250μm；所述导通层与场基层掺杂浓度1018~1020/cm2；bjt半导体晶圆衬底为硅材料，且使用<111>晶向，vdmos半导体晶圆衬底为硅材料，且使用<100>晶向。
4.根据权利要求1或2所述的适用于bjt和vdmos器件制造的三维半导体衬底晶圆，其特征在于：所述n-半导体衬底晶圆和p-半导体衬底晶圆为圆形薄片结构；所述掺杂体在纵向深度呈现出高浓度梯度分布。
5.根据权利要求1或2所述的适用于bjt和vdmos器件制造的三维半导体衬底晶圆，其特征在于：所述sio2保护层厚度大于1μm；所述sio2保护层为sio2或sio2与多晶硅复合层或sio2与掺磷多晶硅复合层。
6.根据权利要求1或2所述的适用于bjt和vdmos器件制造的三维半导体衬底晶圆，其特征在于：所述半导体衬底晶圆背面为集电极，兼容导通与截止结构，电流同时经由半导体衬底晶圆背面凹槽位置导通层与场基层及平面位置n层流通。
7.一种根据权利要求1所述的适用于bjt和vdmos器件制造的三维半导体衬底晶圆的制备方法，其特征在于：包括如下步骤：
8.一种根据权利要求2所述的适用于bjt和vdmos器件制造的三维半导体衬底晶圆的制备方法，其特征在于：包括如下步骤：
