本公开内容总体上涉及半导体器件，并且更具体地涉及包括嵌入或整体形成的氧化硅-氮化硅-氧化硅-硅(sonos)存储晶体管和高压晶体管的模拟和数字存储器件及其制造方法。
背景技术：
1、闪存或非易失性存储(nvm)器件通常包括存储元件或单元的网格或阵列。在一个特定实施方式中，每个存储单元可以包括至少一个电荷俘获场效应晶体管(fet)或存储晶体管和选择晶体管，以及包括从阵列读取和写入阵列的输入/输出(i/o)晶体管和逻辑或核心晶体管的多个外围电路。存储晶体管通常包括电荷俘获层或电荷存储层，其在控制栅极(cg)与沟道之间俘获电荷，以改变晶体管的阈值电压(vt)来存储数据。选择晶体管激活存储晶体管以支持编程和擦除操作。
2、有两种类型的电荷俘获存储晶体管：浮栅(fg)晶体管，其中电荷被俘获在夹在cg与沟道之间的电隔离导电电荷俘获层中，通常是多晶硅层；以及氧化硅-氮化硅-氧化硅-硅(sonos)晶体管，其中电荷被俘获在介于下部或隧道氧化物层与顶部或阻挡氧化物层之间的非导电层中，通常是氮化硅(sin)层，所有这些都在cg与沟道之间。sonos存储晶体管被认为更可靠，因为氮化物电荷俘获层闪存的非导电性质使其更能容忍可能会使浮栅晶体管的整个多晶硅电荷俘获层放电的上部或下部氧化物中的缺陷。
3、越来越多的应用，诸如人工智能(ai)和机器学习(ml)，需要越来越大量的数据存储和存储器件使用以进行推理功能，诸如乘法-累加(mac)运算。满足这种需求的一种方式是通过使用多级单元(mlc)，其中存储晶体管能够通过存储不同的电荷量来存储多于单比特的信息或单二进制比特的信息，以表示不同的模拟值，每个模拟值导致不同的阈值电压，并确定存储在mlc中的数据的状态或模拟值。例如，能够保持四种不同电荷水平的mlc存储晶体管(从完全编程到部分编程、部分擦除或完全擦除)可以产生两比特信息，这两比特信息可以被解释为四种不同的状态：00、01、10或11。可替选地或附加地，它可以呈现四个不同的模拟值：0、1、2或3。因为mlc中的存储晶体管需要更大范围的阈值电压或更大的vt窗口，所以它通常在比单电平或二进制电平单元中的存储晶体管更高的栅极电压下操作，这意味着选择晶体管以及外围电路中的许多晶体管也必须是能够在约10伏或更高的电压下操作的高压(hv)晶体管。在使用fg存储晶体管的mlc中，这可以通过增加hv晶体管的栅极与沟道之间的栅极氧化物的厚度来容易地实现。
4、然而，增加包括sonos存储晶体管的存储单元中的选择晶体管或其他晶体管的栅极氧化物的厚度是有问题的，因为用于形成厚栅极氧化物的高温下的常规氧化工艺会导致sin电荷俘获在电荷俘获层的垂直厚度上的不均匀分布，使其不适于mlc操作。当存储阵列包括在嵌入式闪存器件(eflash)中，嵌入式闪存器件(eflash)还包括其他hv、i/o和核心晶体管时，sonos多级存储器单元的这样的集成尤其成问题。
5、因此，需要包括具有嵌入或整体形成在单个衬底上的sonos存储晶体管和hv晶体管的多级存储单元的flash或nvm器件及其制造方法。
技术实现思路
1、公开了半导体器件及其制造方法。该半导体器件在形成双晶体管(2t)多级存储单元(mlc)的存储晶体管和选择晶体管中特别有用，其中选择晶体管的栅极电介质具有足以使mlc能够在高达和超过10v的电压下操作的厚度。
2、通常，该方法包括在衬底的表面上方形成存储晶体管的隧道电介质，在隧道电介质上方形成氮化物电荷俘获层，以及在衬底表面上方形成场效应晶体管(fet)的栅极电介质。形成栅极电介质可以包括执行多个氧化工艺以形成厚栅极氧化物(gox)，同时在存储晶体管的电荷俘获层上方形成包括氧化物层的阻挡电介质。在一个实施方式中，执行氧化工艺包括执行原位蒸汽生成工艺以形成厚gox和阻挡电介质的氧化物层，随后执行热氧化工艺以增加厚gox和氧化物层的厚度，而不改变从隧道电介质至阻挡电介质的电荷俘获层的厚度上基本上均匀的化学计量的氮浓度。热氧化工艺可以包括快速热氧化工艺、湿炉氧化工艺或干炉氧化工艺。
3、该方法还可以包括在厚gox和阻挡电介质的氧化物层上方同时沉积高介电常数(高k)材料，以及在栅极电介质和阻挡电介质上方形成金属栅极，以形成高k金属栅极(hkmg)fet和存储晶体管。
4、下面参照附图详细描述本发明的实施方式的其他特征和优点以及本发明的各种实施方式的结构和操作。应当注意，本发明不限于本文中描述的特定实施方式。本文中仅出于说明性目的呈现这样的实施方式。基于本文中包含的教导，另外的实施方式对于相关领域技术人员将是明显的。
1.一种制造半导体器件的方法，包括：
2.根据权利要求1所述的方法，其中，执行所述多个氧化工艺包括：执行原位蒸汽生成(issg)工艺以形成所述厚gox和所述阻挡电介质的第一氧化物层，随后执行热氧化工艺以增加所述厚gox和所述第一氧化物层的厚度。
3.根据权利要求2所述的方法，其中，所述热氧化工艺是快速热氧化(rto)、干炉氧化工艺或湿炉氧化工艺。
4.根据权利要求1所述的方法，其中，执行所述多个氧化工艺包括:执行热氧化工艺，随后执行原位蒸汽生成(issg)工艺以形成所述阻挡电介质的第一氧化物层，同时增加所述厚gox的厚度。
5.根据权利要求1所述的方法，其中，形成所述第一栅极电介质和形成所述阻挡电介质还包括：在所述厚gox和所述第一氧化物层上方沉积高介电常数(高k)材料。
6.根据权利要求5所述的方法，其中，所述第一栅极电介质是总厚度在100埃至130埃范围内的高压(hv)栅极电介质。
7.根据权利要求5所述的方法，还包括：在所述存储晶体管的阻挡电介质上方形成第一金属栅极，以及在所述第一fet的第一栅极电介质上方形成第二金属栅极。
8.根据权利要求5所述的方法，还包括：在沉积所述高k材料之前，执行附加氧化工艺以形成第二fet的第二栅极电介质的第二氧化物层，其中，执行所述附加氧化工艺增加了所述厚gox和所述第一氧化物层的厚度。
9.根据权利要求8所述的方法，其中，沉积所述高k材料还包括：在所述第二氧化物层上方沉积所述高k材料以形成所述第二fet的第二栅极电介质。
10.根据权利要求9所述的方法，还包括：在所述第二fet的第二栅极电介质上方形成金属栅极。
11.根据权利要求1所述的方法，其中，所述第一fet是2t存储单元的选择晶体管，并且邻近所述存储晶体管形成。
12.根据权利要求1所述的方法，其中，所述第一fet是2t多级存储单元(mlc)的选择晶体管，并且邻近所述存储晶体管形成，并且其中，所述第一栅极电介质具有足以使所述mlc能够在至少10v的电压下操作的厚度。
13.一种制造2t多级存储单元(mlc)的方法，所述方法包括：
14.根据权利要求13所述的方法，还包括：沉积高介电常数(高k)材料，以在所述阻挡电介质的第一氧化物层上形成第一高k层，同时在所述栅极电介质的第二氧化物层上形成第二高k层。
15.根据权利要求14所述的方法，还包括：在所述存储晶体管的阻挡电介质上方形成第一金属栅极，以及在所述第一fet的栅极电介质上方形成第二金属栅极。
16.根据权利要求13所述的方法，其中，所述热氧化工艺是快速热氧化(rto)。
17.根据权利要求13所述的方法，其中，所述热氧化工艺是湿炉氧化工艺或干炉氧化工艺。
18.一种制造存储晶体管的方法，包括：
19.根据权利要求18所述的方法，还包括：在所述氧化物层上方沉积高介电常数(高k)材料以形成高k阻挡层。
20.根据权利要求19所述的方法，还包括：在所述高k阻挡层上方形成金属栅极以形成高k金属栅极(hkmg)存储晶体管。
21.根据权利要求18所述的方法，其中，形成所述氮化物电荷俘获层包括：形成双层氮化物电荷俘获层，所述双层氮化物电荷俘获层包括在所述隧道电介质上方的富硅且富氧底部氧氮化物层以及覆盖所述底部氧氮化物层的富硅且贫氧顶部氮化物层。
22.根据权利要求21所述的方法，其中，形成所述双层氮化物电荷俘获层还包括：在所述底部氧氮化物层与所述顶部氮化物层之间形成薄氧化物。
