背景技术：
技术实现思路
1、某些方面提供用于执行机器学习任务的装置和技术，并且具体地，提供存储器中计算架构。
2、一个方面提供了一种用于存储器中计算的电路。该电路总体上包括：存储器，该存储器具有多个列；多个存储器单元，该多个存储器单元位于该存储器的每个列上，该多个存储器单元被配置为存储表示神经网络的权重的多个位，其中该多个列中的每个列的该多个存储器单元对应于该存储器的不同字线；多个数字计数器，该多个数字计数器中的每个数字计数器耦合到该存储器的该多个列中的相应列；加法器电路，该加法器电路耦合到该多个数字计数器的输出端；和累加器，该累加器耦合到该加法器电路的输出端。
3、一个方面提供了一种用于存储器中计算的方法。该方法总体上包括：经由多个数字计数器中的每个数字计数器累加存储器的多个列中的相应列上的输出信号，其中多个存储器单元位于该多个列中的每个列上，该多个存储器单元存储表示神经网络的权重的多个位，其中该多个列中的每个列的该多个存储器单元对应于该存储器的不同字线；经由加法器电路将该多个数字计数器的输出信号相加；以及经由累加器累加该加法器电路的输出信号。
4、一个方面提供了一种用于存储器中计算的设备。该设备总体上包括：用于对存储器的多个列中的相应列上的输出信号的逻辑高的数量进行计数的装置，其中多个存储器单元位于该多个列中的每个列上，该多个存储器单元被配置为存储表示神经网络的权重的多个位，其中该多个列中的每个列的该多个存储器单元对应于该存储器的不同字线；用于将该多个数字计数器的输出信号相加的装置；和用于累加用于相加的该装置的输出信号的装置。
5、其他方面提供了：被配置为执行前述方法以及本文所描述的方法的处理系统；非暂态计算机可读介质，该非暂态计算机可读介质包括指令，这些指令在由处理系统的一个或多个处理器执行时使该处理系统执行前述方法以及本文所描述的方法；一种计算机程序产品，该计算机程序产品体现在计算机可读存储介质上，该计算机可读存储介质包括用于执行前述方法以及本文所描述的方法的代码；和一种处理系统，该处理系统包括用于执行前述方法以及本文进一步描述的方法的装置。
6、以下描述和相关附图详细阐述了一个或多个方面的某些例示性特征。
1.一种用于存储器中计算的电路，包括：
2.根据权利要求1所述的电路，还包括脉冲发生器，所述脉冲发生器具有耦合到所述相应列的输入端，其中所述脉冲发生器的输出端耦合到所述数字计数器的输入端。
3.根据权利要求1所述的电路，其中所述多个列中的每个列的所述多个存储器单元被配置为在多个计算周期期间生成数字输出信号，并且其中所述数字计数器被配置为对所述数字输出信号的逻辑高的数量进行计数。
4.根据权利要求1所述的电路，其中所述数字计数器包括1位递增计数器电路。
5.根据权利要求1所述的电路，其中所述数字计数器包括触发器集合，其中所述触发器集合中的第一触发器的时钟输入耦合到所述列，并且其中所述第一触发器的输出耦合到所述触发器集合中的第二触发器的时钟输入。
6.根据权利要求5所述的电路，其中所述触发器集合中的每个触发器的输出提供由所述数字计数器生成的数字信号的位。
7.根据权利要求5所述的电路，还包括半锁存器电路，所述半锁存器电路耦合到所述触发器集合中的相应触发器的输出端。
8.根据权利要求1所述的电路，还包括延迟电路，每个延迟电路耦合在所述多个列中的所述相应列的所述多个存储器单元与所述多个数字计数器中的相应数字计数器之间。
9.根据权利要求8所述的电路，其中所述多个列的所述延迟电路具有不同的延迟。
10.根据权利要求1所述的电路，还包括：
11.根据权利要求10所述的电路，其中所述复用器被配置为：
12.根据权利要求1所述的电路，其中所述加法器电路包括加法器树，所述加法器树被配置为将所述多个数字计数器的输出信号相加。
13.根据权利要求12所述的电路，其中所述加法器树的一个或多个加法器包括位移位相加电路。
14.根据权利要求1所述的电路，还包括：
15.根据权利要求14所述的电路，其中所述时钟发生器电路包括边沿脉冲转换器，所述边沿脉冲转换器被配置为通过基于检测所述第二时钟信号的边沿而生成脉冲来生成所述第一时钟信号。
16.根据权利要求15所述的电路，其中所述边沿包括上升沿。
17.根据权利要求1所述的电路，还包括读出放大器，所述读出放大器耦合在所述相应列与所述数字计数器之间。
18.根据权利要求1所述的电路，其中：
19.一种用于存储器中计算的方法，包括：
20.根据权利要求19所述的方法，还包括：经由耦合到所述多个列中的每个列的脉冲发生器，基于所述列的所述多个存储器单元的所述输出信号来生成一个或多个脉冲，其中经由所述数字计数器累加所述输出信号基于所述一个或多个脉冲。
21.根据权利要求19所述的方法，还包括：经由所述数字计数器对多个列中的所述相应列上的所述输出信号的特定逻辑值的数量进行计数。
22.根据权利要求19所述的方法，还包括：经由所述多个列中的每个列的所述多个存储器单元，在多个计算周期期间生成输出信号，其中所述数字计数器被配置为对所述数字输出信号的逻辑高的数量进行计数。
23.根据权利要求19所述的方法，其中所述数字计数器包括1位递增计数器电路。
24.根据权利要求19所述的方法，其中所述数字计数器包括触发器集合，其中所述触发器集合中的第一触发器的时钟输入耦合到所述列，并且其中所述第一触发器的输出耦合到所述触发器集合中的第二触发器的时钟输入。
25.根据权利要求24所述的方法，还包括：经由所述触发器集合中的每个触发器生成由所述数字计数器生成的所述输出信号的位。
26.根据权利要求24所述的方法，还包括：经由半锁存器电路锁存所述触发器集合中的每个相应触发器的输出信号。
27.根据权利要求19所述的方法，还包括：
28.根据权利要求27所述的方法，其中所述第一延迟不同于所述第二延迟。
29.根据权利要求19所述的方法，还包括：
30.一种用于存储器中计算的设备，包括：
