本发明一般涉及半导体器件的制造领域，并且更具体地涉及在形成替换金属栅极之后形成埋入式电源轨。
背景技术：
1、在制造半导体器件时，数百万个器件可以一起位于单个基板上。这些数百万个器件的有用控制依赖于将电信号施加到特定设备，同时使电信号不与任何其它器件(例如，其它设备)短路。在标准逻辑单元内，后段制程(beol)金属层中的电源轨将电流传递到为各个器件(例如，晶体管)供电的源极/漏极。电源轨承载比标准布线轨道/信号线更高的电流，以维持足够的功率分配目标，并且因此在单元中需要更大的空间。在许多设计中，电源轨可以是正常布线线路的四倍大。
2、减小电源轨的横向尺寸以及将垂直尺寸更深地延伸到单元中可以保持电源轨中的总金属体积高，同时为其他部件留出空间。然而，增加电源轨的深度可能导致较高的通孔电阻，或者可能导致信号线在beol中的轨道之间承载增加的电容。将电源轨埋入物理器件(例如，晶体管)下方使得电源轨的深度能够独立于beol中的信号线而增加。埋入式电源轨(bpr)提供通过电源轨的显著较低的电阻，而不对beol中的通孔电阻或电容产生任何负面影响。
3、通常，bpr形成直接发生在半导体器件中的鳍(例如，纳米片堆叠鳍)形成之后。即，在蚀刻鳍并且施加浅沟槽隔离(sti)层之后，然后蚀刻沟槽以用于bpr。在sti之后直接形成bpr沟槽提供了保持“掩埋”并且不阻挡栅极、栅极间隔物、外延、金属层触点和/或半导体结构的其它部件的bpr。然而，在栅极、栅极间隔物、外延、金属层触点和其它部件的形成期间，半导体结构的埋入式电源轨可能遭受在退火工艺期间引起的热不稳定性。具体地，当半导体结构被加热以退火时，存在于埋入式电源轨中的某些类型的金属(例如，钴)可以迁移并扩散到半导体结构的其他部件中。另外或替代地，半导体结构可以由于加热期间金属的膨胀和收缩而使晶片受应力和/或弯曲。这种应力可以在制造期间使用的许多退火周期上放大。
技术实现思路
1、根据本发明的一个实施例，公开了一种半导体结构。该半导体结构可以包括连接到第一场效应晶体管(fet)区域的第一源极/漏极(s/d)、连接到第二fet区域的第二s/d、以及在第一方向上横向延伸并且位于第一fet区域和第二fet区域之间的埋入式电源轨(bpr)区域。bpr区域可以包括埋入式电源轨(bpr)、为bpr区域的第一横向侧加衬的第一电介质衬垫、以及为bpr区域的第二横向侧加衬的第二电介质衬垫。第一电介质衬垫将bpr与第一fet区域和第一s/d隔离，并且第二电介质衬垫将bpr与第二fet区域隔离。半导体结构还可以包括通过bpr区域的第二横向侧电连接第二s/d和bpr的触点。衬垫使得bpr能够在栅极和s/d形成之后形成，从而bpr在栅极和s/d的退火工艺期间不引起问题。
2、本发明的实施例提供了第一fet区域和第二fet区域可以是具有pfet或nfet极性的器件。对于本发明的实施例中的半导体结构，第一电介质衬垫和第二电介质衬垫可以连接在bpr下方以将bpr的下部与基板隔离。将bpr与基板隔离减少了否则可能发生的短路。
3、本发明的实施例可以包括水平金属延伸部。水平金属延伸部增加了bpr和触点之间的电连接性，因为水平金属延伸部从触点在第一电介质衬垫和第二电介质衬垫之间的bpr的顶表面上方延伸。实施例还可以包括在第一方向上沿着bpr与第一fet区域和第二fet区域相邻的栅极区域，其中在栅极区域，第一电介质衬垫将bpr与第一栅极分隔，并且第二电介质衬垫将bpr与第二栅极分隔。栅极区域可以包括在第一电介质衬垫和第二电介质衬垫之间的层间电介质(ild)以及位于ild和bpr之间的水平金属延伸部。
4、本发明的实施例提供了一种方法，该方法可以包括在半导体结构的栅极区域中形成第一栅极和第二栅极，在与栅极区域相邻的s/d区域中形成第一源极/漏极(s/d)和第二s/d，蚀刻第一栅极和第二栅极之间以及第一s/d和第二s/d之间的掩埋型电源轨(bpr)区域，形成内衬在bpr区域的第一横向侧上的第一电介质衬垫，形成内衬在bpr区域的第二横向侧上的第二电介质衬垫，在第一电介质衬垫和第二电介质衬垫之间形成bpr，以及在s/d区域和至少部分第二s/d中形成穿过第二电介质衬垫的触点开口。形成在栅极和s/d之间具有衬垫的bpr(即，在形成栅极和s/d之后)使得bpr能够避免在形成栅极和s/d时使用的退火工艺期间引起问题。
5、本发明的实施例提供了一种方法，该方法可以包括在形成ild之前在bpr上方形成第一电介质帽，并且在蚀刻接触之后蚀刻第一电介质帽以形成水平金属延伸部区域，并且金属化水平金属延伸部区域以形成水平金属延伸部。水平金属延伸部增加了bpr和触点之间的电连接性，因为水平金属延伸部从触点在第一电介质衬垫和第二电介质衬垫之间的bpr的顶表面上方延伸。该方法还可以包括在形成第一栅极、第二栅极、第一s/d和第二s/d之前形成深浅沟槽隔离(sti)，其中深sti围绕bpr的下部以将bpr与基板隔离。形成深sti使得bpr能够与基板和fet区域隔离，而无需首先形成电介质衬垫。在某些实施例中，该方法可以包括在第一电介质衬垫和第二电介质衬垫下方形成bpr的下部，其中bpr的下部通过深sti与基板隔离。
6、本发明的实施例提供了一种方法，该方法可以包括具有在栅极和s/d之后形成的bpr的半导体结构，以消除在形成栅极和s/d的工艺期间，特别是退火工艺期间可能由bpr引起的问题。该半导体结构可以包括栅极区域，该栅极区域具有在第一栅极与埋入式电源轨(bpr)之间的第一电介质衬垫以及在第二栅极与bpr之间的第二电介质衬垫。半导体结构还可以包括源极/漏极(s/d)区域，其中第一电介质衬垫在第一源极/漏极(s/d)和bpr之间，并且第二s/d触点bpr。
7、本发明的实施例提供了一种方法，该方法可以包括具有第一场效应晶体管(fet)区域、第二fet区域、深浅沟槽隔离(sti)和埋入式电源轨(bpr)的半导体结构，其中第一fet区域具有第一源极/漏极(s/d)触点，第二fet区域包括第二s/d触点，sti位于第一fet区域和第二fet区域之间。bpr的下部可以通过深sti与第一fet区域和第二fet区域隔离，并且bpr的上部可以通过第一电介质衬垫与第一s/d触点隔离。bpr的上部可以接触第二s/d触点。
8、本发明的实施例提供了一种方法，该方法可以包括：形成深浅沟槽隔离(sti)；形成包括第一源极/漏极(s/d)的第一场效应晶体管(fet)区域和包括第二s/d的第二fet区域；将埋入式电源轨(bpr)区域蚀刻到深sti中。衬垫sti可以保留在bpr区域的外部。该方法还可以包括在bpr区域内形成bpr的下部，其中衬垫sti将bpr与第一fet区域和第二fet区域隔离，在bpr上方形成内衬在bpr区域的第一横向侧上的第一电介质衬垫，以及形成bpr的上部，其中第一电介质衬垫将bpr的上部与第一s/d隔离。
1.一种半导体结构，包括：
2.根据权利要求1所述的半导体结构，其中所述第一fet区域和所述第二fet区域是具有第一极性的器件，所述第一极性选自：pfet和nfet。
3.根据权利要求1所述的半导体结构，其中所述第一电介质衬垫和所述第二电介质衬垫在所述bpr下方连接，以将所述bpr的下部与基板隔离。
4.根据权利要求1所述的半导体结构，还包括水平金属延伸部，其中所述水平金属延伸部从所述触点在所述bpr的顶表面上方在所述第一电介质衬垫与所述第二电介质衬垫之间延伸。
5.根据权利要求1所述的半导体结构，还包括栅极区域，所述栅极区域在所述第一方向上沿着所述bpr与所述第一fet区域和所述第二fet区域相邻，其中在所述栅极区域处，所述第一电介质衬垫将所述bpr与第一栅极分离，并且所述第二电介质衬垫将所述bpr与第二栅极分离。
6.根据权利要求5所述的半导体结构，还包括：
7.一种方法，包括：
8.根据权利要求7所述的方法，还包括：
9.根据权利要求7所述的方法，其中所述第一电介质衬垫和所述第二电介质衬垫内衬在所述bpr区域的下部中，以将所述bpr与基板隔离。
10.根据权利要求7所述的方法，还包括：
11.根据权利要求10所述的方法，还包括：
12.根据权利要求7所述的方法，还包括：
13.根据权利要求12所述的方法，还包括在所述第一电介质衬垫和所述第二电介质衬垫下方形成所述bpr的下部，其中所述bpr的下部通过所述深sti与基板隔离。
