本技术涉及运放的性能测试领域，更具体地，涉及高精度运放混合测试系统。
背景技术：
1、高精度运放是高性能模拟系统的基本元器件。高精度运放除了设计和制造，还需要在芯片生产过程中和封装好以后进行测试和矫正，以达到最优性能。
2、在出厂后用户实际使用过程中，是无需开启测试功能的。因此，芯片生产厂商为了节省成本，不会预留专门的测试管脚，而是和芯片的功能管脚进行复用进入测试模式。
3、由于高精度运放对于功能管脚的性能和漏电流有极高的要求，对于输入输出管脚有严格限制，所有无法直接使用标准测试协议。研究开发专门针对高性能运放的测试接口就变得非常必要。
4、现有的onewire/i2c/spi协议适用于作为受管脚限制的小型器件测试接口。onewire、i2c以及三线spi对于管脚都有特殊要求，需要双向带上拉三态数据线，会增加运放管脚漏电流，影响运放的性能。四线spi没有漏电流的问题，但是运放无法提供四根复用的测试接口。
技术实现思路
1、本实用新型的目的是针对高精度运放的测试问题，提出一种高精度运放混合测试系统。本实用新型将两线ota测试和三线spi测试接口相结合，通过第一、第二封装管脚与测试管脚实现了cp阶段测试和矫正，通过第一、第二封装管脚实现了ft阶段测试和矫正，在不影响高精度运放本身正常工作的前提下，达到最高的测试效能。
2、本实用新型的技术方案是：
3、本实用新型提供一种高精度运放混合测试系统，该系统包括芯片部分和与芯片部分一并封装的四个封装管脚；
4、芯片部分包括功能模块、测试模块和一个测试管脚，所述的功能模块为常规高精度运放电路，所述的测试模块用于完成运放的测试和校正，第三、第四封装管脚与功能模块相连，第一、第二封装管脚与测试模块相连，与测试模块相连的第一、第二封装管脚同时与功能模块相连，所述测试管脚与测试模块相连，用于芯片生产中中的cp阶段测试。
5、进一步地，所述测试模块包括：管脚选择器、两线ota控制器、三线spi控制器和内部寄存器，所述的管脚选择器的输入端与第一、第二封装管脚相连，且连接点分别与功能模块相连，所述管脚选择器的输出端分别与两线ota控制器、三线spi控制器的控制信号端相连，所述的三线spi控制器的另一控制信号端与测试管脚相连，所述两线ota控制器和三线spi控制器均与内部寄存器相连，所述内部寄存器的测试和校正信号输出端与功能模块的对应信号输入端相连。
6、进一步地，在两线模式下，第一、第二封装管脚分别输入时钟信号和数据；两线ota控制器用于处理ota协议，并产生寄存器写入信号，控制运放的测试和校正。
7、进一步地，两线ota协议时序为：通过在时钟上升沿检测到数据为高作为起始位，第一个字节输入写地址，第二个字节输入写数据。
8、进一步地，在三线模式下，第一、第二封装管脚分别输入片选和时钟信号，测试管脚用于输入输出测试信号；三线spi控制器用于处理spi协议，控制运放的测试和校正。
9、本实用新型的有益效果：
10、本实用新型解决了高精度运放测试时，测试接口对运放本身精度的影响问题。通过定义两线ota测试接口并与标准的三线spi混合，增加非封装测试管脚，一方面解决了高精度运放测试精度的问题，另一方面提高了整体的测试速度，降低了测试成本。
11、本实用新型的其它特征和优点将在随后具体实施方式部分予以详细说明。
1.一种高精度运放混合测试系统，其特征在于该系统包括芯片部分和与芯片部分一并封装的四个封装管脚；
2.根据权利要求1所述的高精度运放混合测试系统，其特征在于，所述测试模块包括：管脚选择器、两线ota控制器、三线spi控制器和内部寄存器，所述的管脚选择器的输入端与第一、第二封装管脚相连，且连接点分别与功能模块相连，所述管脚选择器的输出端分别与两线ota控制器、三线spi控制器的控制信号端相连，所述的三线spi控制器的另一控制信号端与测试管脚相连，所述两线ota控制器和三线spi控制器均与内部寄存器相连，所述内部寄存器的测试和校正信号输出端与功能模块的对应信号输入端相连。
3.根据权利要求2所述的高精度运放混合测试系统，其特征在于，在两线模式下，第一、第二封装管脚分别输入时钟信号和数据；两线ota控制器用于处理ota协议，并产生寄存器写入信号，控制运放的测试和校正。
4.根据权利要求2所述的高精度运放混合测试系统，其特征在于，在三线模式下，第一、第二封装管脚分别输入片选和时钟信号，测试管脚用于输入输出测试信号；三线spi控制器用于处理spi协议，控制运放的测试和校正。
