本发明涉及片上网络，尤其涉及一种三维智能网口系统芯片、数据处理方法及电子设备。
背景技术：
1、传统技术利用fpga(现场可编程门阵列)芯片实现智能网卡，包括gpu和cpu，智能网卡的nvlink电缆接口连接器通过外部电缆与gpu的nvlink接口相连，gpu通过pcie接口与cpu相连，cpu通过pcie接口与智能网卡相连。在特定业务下减少了cpu的参与。然而，采用该结构会导致面积开销大，性能也受限。
技术实现思路
1、本申请实施例通过提供了一种三维智能网口系统芯片、数据处理方法及电子设备，该芯片能够在维持面积开销的基础上提高数据的传输效率，得到一种高通量可访存的片上网络，极大地提升了智能网卡的应用处理。
2、第一方面，本发明通过本发明的一实施例提供如下技术方案：
3、一种三维智能网口系统芯片，包括：存储芯片，包括多个存储阵列；第一逻辑芯片，包括片上网络，所述片上网络包括阵列设置的多个路由单元，每一所述路由单元连接与其相邻的其余路由单元，每一所述路由单元包括：数据传输接口；第二逻辑芯片，包括至少一个功能器件，所述功能器件通过所述数据传输接口与所述路由单元连接；其中，所述第一逻辑芯片与所述存储芯片堆叠设置，所述第二逻辑芯片的所述功能器件通过所述路由单元对所述存储阵列进行数据写入与读出。
4、优选地，所述路由单元包括：控制接口，所述控制接口连接所述存储阵列，所述功能器件通过所述路由单元以及所述控制接口对所述存储阵列进行数据写入与读出。
5、优选地，所述路由单元包括：路由节点；内存控制器，所述内存控制器连接所述路由节点以及所述控制接口，所述内存控制器通过所述路由节点以及所述数据传输接口接收数据操作信息，并对所述数据操作信息进行解析，得到数据访问地址或数据写入信息，基于所述数据访问地址通过所述控制接口对所述存储阵列进行数据读出，并通过所述功能器件传输读出的数据；或者基于所述数据写入信息通过所述控制接口对所述存储阵列进行数据写入。
6、优选地，每一所述路由单元对应连接一个功能器件；或者部分所述路由单元中每一所述路由单元对应连接一个功能器件，其余部分所述路由单元共同连接同一功能器件。
7、优选地，所述功能器件包括：网口处理逻辑(ethernet，eth)，数据加速逻辑(gpu，graphics processing unit)，管理cpu(central processing unit)core和与host接口pcie(peripheral component interconnect express)中至少一种。
8、优选地，一个所述路由器件对应连接pcie、一个连接eth、其余连接同一个cpu或者gpu。
9、优选地，所述第一逻辑芯片与所述第二逻辑芯片同层设置；或者所述第一逻辑芯片与所述第二逻辑芯片不同层设置。
10、优选地，所述路由单元包括输入缓冲器buffer、交叉处理结构crossbar swicth，所述输入缓冲器buffer连接所述交叉处理结构crossbar swicth。
11、优选地，所述路由单元还包括连接接口，所述连接接口用于将所述路由单元与其相邻的其余路由单元连接。
12、第二方面，本发明通过本发明的一实施例，提供如下技术方案：
13、一种数据处理方法，所述方法包括：利用第一逻辑芯片接收来自功能器件的数据操作信息；其中，所述第一逻辑芯片包括片上网络，所述片上网络包括阵列设置的多个路由单元，每一所述路由单元连接与其相邻的其余路由单元，每一所述路由单元包括数据传输接口，所述功能器件设置于第二逻辑芯片上，且所述功能器件通过所述数据传输接口与所述路由单元连接；基于所述数据操作信息对存储阵列进行数据写入与读出；其中，所述存储阵列设置于存储芯片上，所述第一逻辑芯片与所述存储芯片堆叠设置。
14、优选地，所述利用第一逻辑芯片接收来自功能器件的数据操作信息，包括：路由单元中的路由节点通过所述数据传输接口从所述功能器件接收数据操作信息；所述基于所述数据操作信息对存储阵列进行数据写入与读出，包括：利用与所述路由节点连接的内存控制器对所述数据操作信息进行解析，得到数据访存地址；利用所述内存控制器基于所述数据访存地址通过路由单元的控制接口对所述存储阵列进行数据写入与读出。
15、优选地，所述利用与所述路由节点连接的内存控制器对所述数据操作信息进行解析，得到数据访存地址之前，包括：确定所述数据操作信息对应的路由单元；通过所述片上网络将所述数据操作信息传输到对应的路由单元；所述利用与所述路由节点连接的内存控制器对所述数据操作信息进行解析，得到数据访存地址之后，包括：将读出的数据返回至所述第二逻辑芯片。
16、第三方面，本发明通过本发明的一实施例，提供如下技术方案：
17、一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现前述第一方面中任一项所述方法的步骤。
18、本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
19、本发明实施例提供的三维智能网口系统芯片，包括存储芯片以及逻辑芯片，该逻辑芯片上设置有片上网络以及多个逻辑芯粒，片上网络中的多个路由单元与多个逻辑芯粒通过chiplet技术连接，对比于单芯片的高阶路由器设计方式,这里设计的路由器在扩展了更多端口数的同时，还能够达到较好的性能，实现高宽带的数据交互。同时路由单元中嵌入有内存控制器，每个内存控制器通过三维异质集成结构与存储芯片中的相应存储阵列连接，从而基于多个内存控制器对各自对应的多个存储器阵列进行数据的写入和读出操作，实现对从网络端口进入的片外数据进行并行处理的目的，提高数据的传输效率，得到一种高通量可访存的片上网络，从而极大地提升了智能网卡的应用处理，利用该片上网络结构，使得系统芯片为大宽带数据处理芯片。
1.一种三维智能网口系统芯片，其特征在于，包括：
2.根据权利要求1所述的系统芯片，其特征在于，所述路由单元包括：
3.根据权利要求2所述的系统芯片，其特征在于，所述路由单元包括：
4.根据权利要求1所述的系统芯片，其特征在于，每一所述路由单元对应连接一个功能器件；或者，
5.根据权利要求1所述的系统芯片，其特征在于，所述功能器件包括：网口处理逻辑(ethernet，eth)，数据加速逻辑(gpu，graphics processing unit)，管理cpu(centralprocessing unit)core和与host接口pcie(peripheral component interconnectexpress)中至少一种。
6.根据权利要求3所述的系统芯片，其特征在于，一个所述路由器件对应连接pcie、一个连接eth、其余连接同一个cpu或者gpu。
7.根据权利要求1所述的系统芯片，其特征在于，所述第一逻辑芯片与所述第二逻辑芯片同层设置；或者
8.根据权利要求1所述的系统芯片，其特征在于，所述路由单元包括输入缓冲器、交叉处理结构，所述输入缓冲器连接所述交叉处理结构。
9.根据权利要求1所述的系统芯片，其特征在于，所述路由单元还包括连接接口，所述连接接口用于将所述路由单元与其相邻的其余路由单元连接。
10.一种数据处理方法，其特征在于，所述方法包括：
11.如权利要求10所述的数据处理方法，其特征在于，所述利用第一逻辑芯片接收来自功能器件的数据操作信息，包括：
12.根据权利要求11所述的数据处理方法，其特征在于，所述利用与所述路由节点连接的内存控制器对所述数据操作信息进行解析，得到数据访存地址之前，包括：
13.一种电子设备，其特征在于，包括：如权利要求1-9所述的三维异质集成的智能网口系统芯片。
