本公开涉及半导体，尤其涉及一种半导体结构及其制作方法、芯片封装结构、电路模组。
背景技术：
1、随着集成电路的发展，芯片的尺寸不断缩小，芯片的工作电压持续降低，芯片的噪声容限(ripple)降低，集成电路处于工作状态时，工作电压的波动会产生噪声干扰芯片的正常工作，其电压的大幅波动可能会导致整个芯片性能的不稳定。同时，现在的集成电路工作频率较高，当芯片瞬间启动或切换工作频率时，会产生较大的电流波动，这种电流波动作用于电源，会造成电源的波动。为了改善集成电路的电源的稳定性，通常使用去耦电容器以消除或减小电源的电压波动产生的噪声，从而防止电源电压的波动破坏其它电路。
2、目前，通常将去耦电容器设置在基板上，去耦电容器作为独立器件和芯片共同封装，去耦电容器距离芯片的位置较远，为了达到理想的去耦效果，对去耦电容器的数量和布局的要求很高。
技术实现思路
1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本公开提供了一种半导体结构及其制作方法、芯片封装结构、电路模组。
3、本公开的第一方面提供了一种半导体结构，所述半导体结构包括：
4、基底，具有相对设置的第一表面和第二表面；
5、第一柱状导电插塞，自所述第一表面向所述第二表面延伸的方向，所述第一柱状导电插塞贯穿所述基底；
6、第一环状导电插塞，自所述第一表面向所述第二表面延伸的方向，所述第一环状导电插塞贯穿所述基底，所述第一环状导电插塞套设于所述第一柱状导电插塞的外部，所述第一环状导电插塞设置至少一个开口，所述开口沿所述第一环状导电插塞的径向方向贯穿所述第一环状导电插塞；
7、沿所述第一柱状导电插塞的周向方向，所述第一环状导电插塞的除所述开口外的区域与所述第一柱状导电插塞构成第一去耦电容器；
8、所述第一柱状导电插塞和所述第一环状导电插塞中两者之一用于连接电源端，两者另一用于连接接地端。
9、其中，所述半导体结构还包括至少一条连接导线，所述连接导线通过所述开口穿过所述第一环状导电插塞，且所述连接导线与所述第一柱状导电插塞连接。
10、其中，所述基底设置多个所述第一柱状导电插塞，相邻的所述第一柱状导电插塞通过所述连接导线连接；
11、和/或，
12、所述第一柱状导电插塞通过所述连接导线与所述电源端或所述接地端连接。
13、其中，所述第一环状导电插塞包括一个所述开口，所述第一环状导电插塞呈“c”形。
14、其中，所述第一环状导电插塞包括多个所述开口，多个所述开口沿所述第一环状导电插塞的周向方向均匀分布；
15、多个所述开口将所述第一环状导电插塞分为多个弧形段，每个所述弧形段均用于与所述电源端或所述接地端连接。
16、其中，所述第一柱状导电插塞与所述第一环状导电插塞之间设置有第一介质层。
17、其中，所述半导体结构还包括：
18、第二柱状导电插塞，自所述第一表面向所述第二表面延伸的方向，所述第二柱状导电插塞贯穿所述基底；
19、第二环状导电插塞，自所述第一表面向所述第二表面延伸的方向，所述第二环状导电插塞贯穿所述基底；
20、所述第二环状导电插塞套设于所述第二柱状导电插塞的外部，所述第二柱状导电插塞和所述第二环状导电插塞中两者之一用于连接所述电源端，两者另一用于连接所述接地端；
21、沿所述第二柱状导电插塞的周向方向，所述第二柱状导电插塞与所述第二环状导电插塞构成第二去耦电容器。
22、其中，所述第一柱状导电插塞和第一环状导电插塞设置于第一隔离区域中；和/或，
23、所述第二柱状导电插塞和所述第二环状导电插塞设置于第二隔离区域中。
24、其中，所述第一柱状导电插塞与所述第一环状导电插塞同轴设置；和/或，
25、所述第二柱状导电插塞与所述第二环状导电插塞同轴设置；和/或，
26、所述第一柱状导电插塞与所述第二柱状导电插塞的轴线相互平行；和/或，
27、所述第二柱状导电插塞与所述第二环状导电插塞之间设置有第二介质层。
28、本公开的第二方面提供了一种半导体结构的制作方法，所述半导体结构的制作方法包括：
29、提供基底，所述基底具有相对设置的第一表面和第二表面；
30、刻蚀所述基底，自所述第一表面向所述第二表面延伸的方向，形成贯穿所述基底的第一柱状通孔和环绕所述第一柱状通孔的第一环状通孔，所述第一环状通孔在其周向方向上不闭合；
31、向所述第一柱状通孔中填充导电材料形成第一柱状导电插塞；
32、向所述第一环状通孔中填充导电材料形成第一环状导电插塞，所述第一环状通孔在其周向方向上没有闭合的区域形成所述第一环状导电插塞的至少一个开口，所述开口沿所述第一环状导电插塞的径向方向贯穿所述第一环状导电插塞；
33、沿所述第一柱状导电插塞的周向方向，所述第一环状导电插塞的除所述开口外的区域与所述第一柱状导电插塞构成第一去耦电容器；
34、将所述第一柱状导电插塞和所述第一环状导电插塞中两者之一连接电源端，将两者另一连接接地端。
35、其中，所述半导体结构的制作方法，还包括：
36、去除部分所述基底形成至少一个导电槽，每个所述导电槽穿过至少一个所述第一环状导电插塞的所述开口，所述导电槽暴露出与所述第一环状导电插塞对应的所述第一柱状导电插塞的部分周面；
37、于所述导电槽中形成连接导线，所述连接导线和所述第一柱状导电插塞的部分周面连接；
38、所述第一柱状导电插塞通过所述连接导线连接至所述电源端或所述接地端，或者，相邻的所述第一柱状导电插塞通过所述连接导线相连。
39、其中，所述去除部分所述基底形成至少一个导电槽，包括：
40、形成至少一个第一导电槽，所述第一导电槽的一端暴露出所述第一柱状导电插塞的部分周面，所述第一导电槽的另一端延伸到所述电源端或所述接地端；
41、在所述第一导电槽中形成第一连接导线，所述第一柱状导电插塞通过所述第一连接导线连接至所述电源端或所述接地端。
42、其中，所述去除部分所述基底形成至少一个导电槽，包括：
43、形成至少一个第二导电槽，所述第二导电槽穿过相邻的所述第一环状导电插塞的所述开口，在相邻的所述第一柱状导电插塞之间的所述基底中延伸，所述第二导电槽的两端分别暴露出相邻的所述第一柱状导电插塞的部分周面；
44、在所述第二导电槽中形成第二连接导线，所述第二连接导线连接相邻的所述第一柱状导电插塞。
45、其中，所述半导体结构的制作方法还包括：
46、刻蚀所述基底，自所述第一表面向所述第二表面延伸的方向，形成贯穿所述基底的第二柱状通孔和环绕所述第二柱状通孔的第二环状通孔；
47、在所述第二柱状通孔中填充导电材料形成第二柱状导电插塞，在所述第二环状通孔中填充导电材料形成第二环状导电插塞；
48、将所述第二柱状导电插塞和所述第二环状导电插塞中两者之一连接至所述电源端，将两者另一连接至所述接地端；
49、沿所述第二柱状导电插塞的周向方向，所述第二柱状导电插塞与所述第二环状导电插塞构成第二去耦电容器。
50、本公开的第三方面提供了一种芯片封装结构，所述芯片封装结构包括：
51、封装基板；
52、多个芯片，多个所述芯片沿所述封装基板的厚度方向堆叠设置，每个所述芯片包括如本公开的第一方面所述的半导体结构。
53、其中，相邻的所述芯片中的第一柱状导电插塞电连接，相邻的所述芯片中的第一环状导电插塞电连接；
54、和/或，
55、相邻的所述芯片中的第二柱状导电插塞电连接，相邻的所述芯片中的第二环状导电插塞电连接；
56、和/或，
57、多个所述芯片中，与所述封装基板相邻的所述芯片中的所述第一柱状导电插塞和所述第一环状导电插塞两者之一与所述封装基板的电源端电连接，两者另一与所述封装基板的接地端电连接；
58、和/或，
59、多个所述芯片中，与所述封装基板相邻的所述芯片中的所述第二柱状导电插塞和所述第二环状导电插塞两者之一与所述封装基板的电源端电连接，两者另一与所述封装基板的接地端电连接。
60、本公开的第四方面提供了一种电路模组，所述电路模组包括电路板以及如本公开的第三方面所述的芯片封装结构，所述电路板的电源部与所述芯片封装结构的所述封装基板的电源端电连接。
61、其中，所述电路板的电源部和所述电路板的接地部之间设置有去耦电容部。
62、本公开示例性实施例提供的半导体结构及其制作方法、芯片封装结构、电路模组中，利用第一柱状导电插塞和第一环状导电插塞在基底中构成第一去耦电容器，即构成一个形成于芯片内部的去耦电容器，距离芯片内部的电源电路更近，能够有效减弱芯片的干扰信号对电源的干扰，达到良好的去耦效果。
63、在阅读并理解了附图和详细描述后，可以明白其他方面。
1.一种半导体结构，其特征在于，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括至少一条连接导线，所述连接导线通过所述开口穿过所述第一环状导电插塞，且所述连接导线与所述第一柱状导电插塞连接。
3.根据权利要求2所述的半导体结构，其特征在于，所述基底设置多个所述第一柱状导电插塞，相邻的所述第一柱状导电插塞通过所述连接导线连接；
4.根据权利要求1所述的半导体结构，其特征在于，所述第一环状导电插塞包括一个所述开口，所述第一环状导电插塞呈“c”形。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一环状导电插塞包括多个所述开口，多个所述开口沿所述第一环状导电插塞的周向方向均匀分布；
6.根据权利要求1-5中任一项所述的半导体结构，其特征在于，所述第一柱状导电插塞与所述第一环状导电插塞之间设置有第一介质层。
7.根据权利要求1-5中任一项所述的半导体结构，其特征在于，所述半导体结构还包括：
8.根据权利要求7所述的半导体结构，其特征在于，所述第一柱状导电插塞和第一环状导电插塞设置于第一隔离区域中；和/或，
9.根据权利要求7所述的半导体结构，其特征在于，所述第一柱状导电插塞与所述第一环状导电插塞同轴设置；和/或，
10.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法，还包括：
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述去除部分所述基底形成至少一个导电槽，包括：
13.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述去除部分所述基底形成至少一个导电槽，包括：
14.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
15.一种芯片封装结构，其特征在于，所述芯片封装结构包括：
16.根据权利要求15所述的芯片封装结构，其特征在于，相邻的所述芯片中的第一柱状导电插塞电连接，相邻的所述芯片中的第一环状导电插塞电连接；
17.一种电路模组，其特征在于，所述电路模组包括电路板以及如权利要求15或16所述的芯片封装结构，所述电路板的电源部与所述芯片封装结构的所述封装基板的电源端电连接。
18.根据权利要求17所述的电路模组，其特征在于，所述电路板的电源部和所述电路板的接地部之间设置有去耦电容部。
