本申请涉及半导体，特别涉及一种soi材料的刻蚀方法。
背景技术：
1、随着半导体行业的高速发展，提高集成度从而延续摩尔定律成为了主要的发展方向。2010年后2.5d中阶层、3d ic等3d封装技术的产业化极大地提高了芯片的集成度以及性能。3d封装的核心模块之一是将信号从芯片的正面传递到芯片的背面，对应的便是tsv(through-silicon-via，硅通孔)技术。在ic产品中，由于晶圆减薄和填充cu等工艺的约束，典型的tsv的深度通常大于50um并且深宽比在10左右。这使得刻蚀工艺必须能够在有较大刻蚀速率的前提下完成高深宽比via的硅刻蚀。
2、在最新的nand、cis等芯片上，包含截止层的tsv工艺开始被应用，例如backsidevia-last。如图1所示的晶圆，半导体衬底的一面具有绝缘截止层，截止层上存在一层硅材料层，其厚度通常在3-200um的范围内，具有该结构的材料也称为soi材料。但在此类工艺中，当刻蚀进行到截止层时，截止层的电荷积累会使得正离子偏转引起侧向刻蚀，从而形成如图2所示的notch(凹口)形貌。notch会造成后续工艺金属填充出现空洞，从而引起侧壁漏电等问题影响可靠性。因此在包含截止层的tsv工艺中如何控制notch的形成变得十分重要。
技术实现思路
1、本申请的目的是提供一种对soi材料进行刻蚀的方法，该方法能够有效避免notch。
2、根据本申请的一个方面，提供了一种soi材料的刻蚀方法，其特征在于，所述方法依次包括主刻蚀阶段和第一过刻蚀阶段，其中：
3、所述主刻蚀阶段包括多个博世工艺周期；
4、所述第一过刻蚀阶段包括多个博世工艺周期，所述第一过刻蚀阶段的下射频脉冲占空比范围为10％～15％，小于所述主刻蚀阶段的下射频脉冲占空比，并且所述第一过刻蚀阶段的博世工艺周期中沉积步骤的时间占比大于所述主刻蚀阶段结束时的博世工艺周期中沉积步骤的时间占比。
5、在一些实施方式中，所述主刻蚀阶段包括第一主刻蚀阶段和第二主刻蚀阶段，其中：
6、所述第一主刻蚀阶段包括多个博世工艺周期；
7、所述第二主刻蚀阶段包括多个博世工艺周期；
8、其中，所述第二主刻蚀阶段的上射频功率大于所述第一主刻蚀阶段的上射频功率，和/或所述第二主刻蚀阶段的腔室气压大于所述第一主刻蚀阶段的腔室气压，和/或所述第二主刻蚀阶段的博世工艺周期中刻蚀步骤和沉积步骤的步骤时长均大于所述第一主刻蚀阶段的博世工艺周期中刻蚀步骤和沉积步骤的步骤时长。
9、在一些实施方式中，所述第一主刻蚀阶段的博世工艺周期中刻蚀步骤和沉积步骤的步骤时长均随博世工艺周期循环次数增加而逐渐增加，在所述第一主刻蚀阶段结束时，博世工艺周期中刻蚀步骤和沉积步骤的步骤时长均增加至所述第二主刻蚀阶段的博世工艺周期中刻蚀步骤和沉积步骤的初始步骤时长。
10、在一些实施方式中，所述第二主刻蚀阶段的博世工艺周期中刻蚀步骤步骤时长随博世工艺周期循环次数增加而逐渐增加，沉积步骤的步骤时长也随博世工艺周期循环次数增加而逐渐增加；
11、和/或，所述第二主刻蚀阶段的下射频功率随博世工艺周期循环次数增加而逐渐增加。
12、在一些实施方式中，所述第一主刻蚀阶段的刻蚀深度小于soi材料中硅材料层厚度的20％。
13、在一些实施方式中，所述第二主刻蚀阶段的刻蚀深度达到soi材料中硅材料层厚度的70％～95％。
14、在一些实施方式中，所述第一过刻蚀阶段的腔室气压范围为15～40mt，和/或所述第一过刻蚀阶段的博世工艺周期中沉积步骤的时间占比范围为30％～55％。
15、在一些实施方式中，所述第一过刻蚀阶段的博世工艺周期中沉积步骤的时间占比随博世工艺周期循环次数增加而逐渐增加；
16、和/或所述第二过刻蚀阶段的博世工艺周期中沉积步骤的腔室气压大于刻蚀步骤的腔室气压。
17、在一些实施方式中，所述方法还包括过渡过刻蚀阶段，所述过渡过刻蚀阶段在所述主刻蚀阶段之后、在所述第一过刻蚀阶段之前，其中：
18、所述过渡过刻蚀阶段包括多个博世工艺周期，所述过渡过刻蚀阶段的下射频脉冲占空比小于所述主刻蚀阶段的下射频脉冲占空比且大于所述第一过刻蚀阶段的下射频脉冲占空比，和/或所述过渡过刻蚀阶段的腔室压力小于所述主刻蚀阶段的腔室压力且大于所述第一过刻蚀阶段的腔室压力，和/或所述过渡过刻蚀阶段的博世工艺周期中沉积步骤的时间占比大于所述主刻蚀阶段结束时的博世工艺周期中沉积步骤的时间占比且小于所述第一过刻蚀阶段的博世工艺周期中沉积步骤的时间占比。
19、在一些实施方式中，其特征在于：
20、所述过渡过刻蚀阶段的腔室气压范围为20～70mt，下射频脉冲占空比范围为15％～30％，所述第一过刻蚀阶段的博世工艺周期中沉积步骤的时间占比范围为25％～50％；
21、和/或，所述过渡过刻蚀阶段的博世工艺周期中沉积步骤的时间占比随博世工艺周期循环次数增加而逐渐增加。
22、在一些实施方式中，所述方法还包括第二过刻蚀阶段，所述第二过刻蚀阶段在所述第一过刻蚀阶段之后，其中：
23、在所述第二过刻蚀阶段，向反应腔室通入刻蚀气体，对所述第一过刻蚀阶段后形成的硅通孔进行各向同性刻蚀。
24、根据本申请的soi材料的刻蚀方法包括主刻蚀阶段和第一过刻蚀阶段，主刻蚀阶段和第一过刻蚀阶段均包括多个博世工艺周期，其中，主刻蚀阶段的下射频脉冲占空比较大且其博世工艺周期中刻蚀步骤的时间占比较大，有利于实现较高刻蚀速率；第一过刻蚀阶段的下射频脉冲占空比较小，范围为10％～15％，同时其博世工艺周期中沉积步骤的时间占比较大，共同实现有效抑制notch的技术效果。从而，根据本申请的方法在实现较高刻蚀速率的同时能有效抑制notch，而且无需使用具有过低(低于10％)占空比的下射频脉冲。
1.一种soi材料的刻蚀方法，其特征在于，所述方法依次包括主刻蚀阶段和第一过刻蚀阶段，其中：
2.根据权利要求1所述的方法，其特征在于，所述主刻蚀阶段包括第一主刻蚀阶段和第二主刻蚀阶段，其中：
3.根据权利要求2所述的方法，其特征在于：
4.根据权利要求2所述的方法，其特征在于：
5.根据权利要求2所述的方法，其特征在于，所述第一主刻蚀阶段的刻蚀深度小于soi材料中硅材料层厚度的20％。
6.根据权利要求2所述的方法，其特征在于，所述第二主刻蚀阶段的刻蚀深度达到soi材料中硅材料层厚度的70％～95％。
7.根据权利要求1所述的方法，其特征在于：
8.根据权利要求7所述的方法，其特征在于：
9.根据权利要求1所述的方法，其特征在于，所述方法还包括过渡过刻蚀阶段，所述过渡过刻蚀阶段在所述主刻蚀阶段之后、在所述第一过刻蚀阶段之前，其中：
10.根据权利要求7所述的方法，其特征在于：
11.根据权利要求1所述的方法，其特征在于，所述方法还包括第二过刻蚀阶段，所述第二过刻蚀阶段在所述第一过刻蚀阶段之后，其中：
