本技术涉及半导体存储，尤其涉及一种存储器、电子设备、存储器的制备方法，以及存储阵列芯片的制备方法。
背景技术：
1、随着信息爆炸发展，存储技术的发展方向是更高的存储密度，以获得更高的存储容量，进而，三维(3dimensional，3d)存储器应运而生。诸如图1a、图1b、图1c和图2所示存储器，是通过垂直于衬底向上3d堆叠存储阵列来提高存储密度。
2、如图1a至图1c，以及图2，3d存储器不仅包括用于存储数据的存储阵列(array)，还包括用于控制存储阵列读写的控制电路，一些示例中，控制电路可以被称为cmos外围电路。
3、继续参阅如图1a至图1c，示出的是cmos next array(cna)的3d存储器结构，这种结构是基于二维(2dimensional，2d)平面结构芯片的制造工艺，把控制电路和存储阵列集成在同一芯片的同一面上，且并行排列，其中，存储阵列通过垂直于衬底向上堆叠形成3d结构。
4、对于该cna架构的3d存储器结构，如图1a至图1c，随着存储阵列堆叠高度(如沿z方向)的增加，控制电路在衬底上占用面积的比例也会增加，这样不利于制备小尺寸高密度的存储器件。
5、再如图2，示出的是cmos under array(cua)的3d存储器结构，这种结构是把控制电路集成在存储阵列下面，在制备过程中，先制备控制电路，然后在控制电路上方制备存储阵列，并向上进行3d堆叠来实现高密度存储。
6、但是，在图2所示cua架构的3d存储器中，存储阵列的制造包括高温制程(如si的结晶化需要在高温下进行)，此高温会对下方已经形成的控制电路的性能造成影响，比如，降低控制电路的传输速度。
7、图2所示制备工艺，可以理解为，存储阵列制造工艺和cmos外围电路制造工艺不兼容，所以，图2所示结构，尽管可以缩减存储器件二维尺寸，但是，又会限制存储器件的性能。
技术实现思路
1、本技术提供一种存储器、电子设备、存储器的制备方法，以及，存储阵列的制备方法。主要目的是提供一种将存储阵列芯片和控制电路芯片键合于一起的结构，不仅可以减小芯片二维面积，还可以解决工艺不兼容的问题。
2、为达到上述目的，本技术的实施例采用如下技术方案：
3、一方面，本技术提供了一种存储器，该存储器可以包括存储阵列芯片和控制电路芯片，存储阵列芯片包括第一衬底、形成在第一衬底一侧的多个存储单元，每一个存储单元包括晶体管、与晶体管电连接的至少一个电容器；控制电路芯片包括第二衬底、形成在第二衬底一侧的电路结构，电路结构用于控制多个存储单元的读写；多个存储单元和电路结构朝向彼此，并通过形成在多个存储单元和电路结构之间的键合结构电连接；并且，晶体管和至少一个电容器沿着与第一衬底相垂直的方向堆叠，晶体管相对至少一个电容器靠近键合结构设置。
4、本技术涉及的存储器，将多个存储单元集成在存储阵列芯片中，以及，将用于控制存储单元读写的电路结构集成在另一个控制电路芯片中，这两个芯片再通过键合结构键合于一起，即通过键合结构实现存储单元和电路结构的互连。
5、由于多个存储单元被集成在一个芯片中，电路结构被集成在另一个芯片中，那么，在制备工艺中，制备多个存储单元所采用的工艺，可以与制备电路结构的工艺不兼容，这样，不会因为工艺不兼容导致器件之间性能影响的现象，即本技术给出的3d存储器架构，在制备工艺上，可以实现存储阵列芯片和控制电路芯片的工艺解耦。
6、并且，本技术的存储阵列芯片中，晶体管和电容器沿着与第一衬底相垂直的方向堆叠，这样可以在第一衬底的单位面积上，集成更多的存储单元，提升存储密度；以及，存储阵列芯片和控制电路芯片又呈3d堆叠设置，相比cmos next array(cna)的3d存储器结构，不会因为存储阵列芯片堆叠层数的增加，导致整个芯片堆叠结构的二维尺寸面积较大，所以，本技术给出的3d存储器结构，在提高存储密度的基础上，还不会增加芯片二维面积。
7、在一种可以实现的方式中，多个存储单元的背离第一衬底的一侧形成有第一焊点，电路结构的背离第二衬底的一侧形成有第二焊点，第一焊点和第二焊点键合形成键合结构。
8、即在制备过程中，可以将存储阵列芯片上的第一焊点，与控制电路芯片上的第二焊点，键合在一起，形成多芯片堆叠结构的存储器。
9、在一种可以实现的方式中，键合结构采用混合键合hybrid bonding工艺制得。
10、在一种可以实现的方式中，至少一个电容器的外围设置有垂直于第一衬底的第一导电通道，每一个电容器通过第一导电通道与键合结构电连接。
11、由于电容器相对晶体管靠近第一衬底设置，为了将电容器与外围的控制电路芯片电连接，可以采用导电通道将电容器与键合结构连接，采用导电通道作为电连接结构，不仅结构简单，在工艺上还容易实现。
12、在一种可以实现的方式中，每一个存储单元包括多个电容器，每一个电容器包括第一电容电极、电容层和第二电容电极；沿与第一衬底相垂直的方向，第一衬底上交替堆叠有多层介质层和多层导电层；第二电容电极贯通交替堆叠的多层介质层和多层导电层，形成多个电容器的共用第二电容电极；电容层贯通交替堆叠的多层介质层和多层导电层，形成多个电容器的共用电容层，且共用电容层环绕共用第二电容电极；环绕在电容层外围的至少部分导电层，形成第一电容电极；沿与第一衬底相垂直的相邻两个第一电容电极之间，被介质层隔离开。
13、当具有多个电容器时，在工艺结构中，多个电容器的第二电容电极和电容层均可以共用，这样，不仅可以简化制备工艺，还可以简化结构，提升存储密度。
14、在一种可以实现的方式中，沿与第一衬底相平行排布的多个电容器的第一电容电极连接呈一体。
15、在一些制备工艺中，可以形成与第一衬底相平行的导电层，再在导电层内打多个孔，并在每一个孔内填充电容材料和另一电容电极材料，这样的话，与第一衬底相平行的多个电容器的电容电极连接呈一体，即为与第一衬底相平行的导电层。
16、在一种可以实现的方式中，沿着远离第一衬底的方向，多层导电层呈阶梯状排布，相邻两个导电层中，远离第一衬底的导电层在第一衬底上的正投影，位于靠近第一衬底的导电层在第一衬底上的正投影边界内；第一导电通道位于导电层的边缘。
17、将多层导电层设置为阶梯状排布，可以给与下层的导电层(靠近第一衬底的导电层)连接的导电通道预留容置空间。并将作为电连接结构的第一导电通道设置在导电层的边缘，以充分利用导电层边缘空间，这样，不会使得电容器与键合结构的互连结构复杂，进而，可以提升存储密度。
18、在一种可以实现的方式中，晶体管的靠近键合结构的一侧具有垂直于第一衬底的第二导电通道，晶体管通过第二导电通道与键合结构电连接。
19、在一种可以实现的方式中，存储阵列芯片还包括：第一电极线和第二电极线，第一电极线与晶体管的栅极电连接，第二电极线与晶体管的第一极电连接，晶体管的第二极与电容器电连接。
20、比如，该第一电极线可以是字线wl，第二电极线为位线bl。通过字线wl实现晶体管的导通和关断，通过位线bl进行存储单元的读写。
21、在一种可以实现的方式中，晶体管的第一极和第二极沿与第一衬底相垂直的方向排布，晶体管的沟道层位于第一极和第二极之间，且第一极相对第二极远离电容器设置，第二电极线与第一极共用同一电极层，第二电极线通过垂直于第一衬底的第二导电通道与键合结构电连接。
22、由于晶体管被设置在远离第一衬底的一侧，那么，就可以通过结构简单的导电通道，将晶体管与键合结构电连接于一起。
23、在一种可以实现的方式中，晶体管为环栅晶体管。
24、例如，晶体管的第一极和第二极沿与第一衬底相垂直的方向排布，晶体管的沟道层位于第一极和第二极之间，栅极环绕沟道层，且栅极和沟道层之间被栅介质层隔离开，这样，就形成环栅晶体管。
25、在一种可以实现的方式中，存储阵列芯片为dram存储阵列芯片，或者，存储阵列芯片为铁电存储阵列芯片。
26、另一方面，本技术还提供一种存储器的制备方法，该制备方法包括：
27、提供存储阵列芯片和控制电路芯片，存储阵列芯片包括第一衬底、形成在第一衬底一侧的多个存储单元，每一个存储单元包括晶体管、与晶体管电连接的至少一个电容器，多个存储单元的背离第一衬底的一侧具有第一焊点，控制电路芯片包括第二衬底、形成在第二衬底一侧的电路结构，电路结构的背离第二衬底的一侧具有第二焊点；
28、将多个存储单元和电路结构朝向彼此，第一焊点与第二焊点键合，形成连接存储阵列芯片和控制电路芯片的键合结构，使得电路结构通过键合结构控制多个存储单元的读写。
29、此种制备方法中，存储单元和电路结构不是被集成在同一芯片中，而是被分别集成在不同的芯片，以形成独立的存储阵列芯片和控制电路芯片，然后，再将存储阵列芯片和控制电路芯片进行键合，实现控制电路对存储单元读写的控制。
30、从而，在制备存储单元和制备用于控制存储单元读写的电路结构时，可以采用不兼容、相互不制约的工艺手段，这样，不仅工艺方法不干涉，也不会因为工艺彼此相互影响工作性能。
31、在一种可以实现的方式中，采用混合键合hybrid bonding工艺键合第一焊点和第二焊点。
32、在一种可以实现的方式中，第一焊点与第二焊点键合时，键合温度小于或等于450℃。比如，键合温度小于或等于400℃。
33、键合温度不高于450℃时，基本不会对存储阵列芯片的性能，和控制电路芯片的性能造成影响。
34、再一方面，本技术还提供一种存储阵列芯片的制备方法，该制备方法包括：
35、在衬底上形成至少一个电容器；
36、在至少一个电容器的背离衬底一侧形成晶体管，存储阵列芯片中的每一个存储单元包括至少一个电容器和晶体管；
37、在至少一个电容器的外围形成垂直于衬底的第一导电通道，在晶体管的背离衬底一侧形成垂直于衬底的第二导电通道；
38、在存储单元的背离衬底一侧形成焊点，使得至少一个电容器通过第一导电通道与焊点电连接，以及，晶体管通过第二导电通道与焊点电连接。
39、本技术给出的制备存储阵列的方法中，电容器和晶体管沿着与衬底相垂直的方向堆叠，这样，可以在衬底的单位面积上形成更多的存储单元，提升存储密度；电容器相对晶体管更加靠近衬底设置，电容器通过结构简单的导电通道与焊点电连接，以及，晶体管也通过结构简单的导电通道与焊点电连接。
40、在一种可以实现的方式中，在衬底上形成至少一个电容器包括：在衬底上交替堆叠多层介质层和多层导电层；开设贯通多层介质层和多层导电层的通孔；在通孔内依次填充电容材料和电极材料，以在通孔内形成电容层和电容电极，电容层形成在电容电极和通孔侧壁之间，以制得多个电容器，电容层形成多个电容器的共用电容层，电容电极形成多个电容器的共用第二电容电极，环绕在电容层外围的至少部分导电层，形成电容器的第一电容电极。
41、即就是，将存储单元中的电容器靠近衬底设置，并且，多个电容器的电容层和其中一个电容电极分别共用，这样可以简化工艺结构，缩小每一存储单元的面积，以提升存储密度。
42、在一种可以实现的方式中，在衬底上交替堆叠多层介质层和多层导电层之后，制备方法还包括：对多层介质层和多层导电层的边缘进行刻蚀，沿着远离衬底的方向，多层导电层呈阶梯状排布，相邻两个导电层中，远离衬底的导电层在衬底上的正投影，位于靠近衬底的导电层在衬底上的正投影边界内。
43、如此设计，是为了便于将电容器通过导电通道与键合结构电连接。
44、在一种可以实现的方式中，对多层介质层和多层导电层的边缘进行刻蚀，使得多层导电层呈阶梯状排布后，制备方法还包括：在每一层导电层的边缘设置第一导电通道，使得导电层通过第一导电通道能够与焊点电连接。
45、又一方面，本技术还提供一种电子设备，该电子设备包括处理器和上述任一实现方式中的存储器，处理器与存储器电连接，存储器用于存储处理器产生的数据。
46、本技术实施例提供的电子设备包括上述任一实现方式中的存储器，因此本技术实施例提供的电子设备与上述技术方案的存储器能够解决相同的技术问题，并达到相同的预期效果。
1.一种存储器，其特征在于，包括：
2.根据权利要求1所述的存储器，其特征在于，所述至少一个电容器的外围设置有垂直于所述第一衬底的第一导电通道，每一个所述电容器通过所述第一导电通道与所述键合结构电连接。
3.根据权利要求2所述的存储器，其特征在于，每一个所述存储单元包括多个所述电容器，每一个所述电容器包括第一电容电极、电容层和第二电容电极；
4.根据权利要求3所述的存储器，其特征在于，沿与所述第一衬底相平行排布的多个所述电容器的所述第一电容电极连接呈一体。
5.根据权利要求3或4所述的存储器，其特征在于，沿着远离所述第一衬底的方向，所述多层导电层呈阶梯状排布，相邻两个所述导电层中，远离所述第一衬底的所述导电层在所述第一衬底上的正投影，位于靠近所述第一衬底的所述导电层在所述第一衬底上的正投影边界内；
6.根据权利要求1-5中任一项所述的存储器，其特征在于，所述晶体管的靠近所述键合结构的一侧具有垂直于所述第一衬底的第二导电通道，所述晶体管通过所述第二导电通道与所述键合结构电连接。
7.根据权利要求6所述的存储器，其特征在于，所述存储阵列芯片还包括：第一电极线和第二电极线，所述第一电极线与所述晶体管的栅极电连接，所述第二电极线与所述晶体管的第一极电连接，所述晶体管的第二极与所述电容器电连接。
8.根据权利要求7所述的存储器，其特征在于，所述晶体管的所述第一极和所述第二极沿与所述第一衬底相垂直的方向排布，所述晶体管的沟道层位于所述第一极和所述第二极之间，且所述第一极相对所述第二极远离所述电容器设置，所述第二电极线与所述第一极共用同一电极层，所述第二电极线通过所述第二导电通道与所述键合结构电连接。
9.根据权利要求1-8中任一项所述的存储器，其特征在于，所述多个存储单元的背离所述第一衬底的一侧形成有第一焊点，所述电路结构的背离所述第二衬底的一侧形成有第二焊点，所述第一焊点和所述第二焊点键合形成所述键合结构。
10.根据权利要求1-9中任一项所述的存储器，其特征在于，所述存储阵列芯片为dram存储阵列芯片，或者，所述存储阵列芯片为铁电存储阵列芯片。
11.一种存储器的制备方法，其特征在于，所述制备方法包括：
12.根据权利要求11所述的存储器的制备方法，其特征在于，采用混合键合hybridbonding工艺键合所述第一焊点和所述第二焊点。
13.根据权利要求11或12所述的存储器的制备方法，其特征在于，所述第一焊点与所述第二焊点键合时，键合温度小于或等于450℃。
14.一种存储阵列芯片的制备方法，其特征在于，所述制备方法包括：
15.根据权利要求14所述的存储阵列芯片的制备方法，其特征在于，在所述衬底上形成所述至少一个电容器包括：
16.根据权利要求15所述的存储阵列芯片的制备方法，其特征在于，在所述衬底上交替堆叠所述多层介质层和所述多层导电层之后，所述制备方法还包括：
17.根据权利要求16所述的存储阵列芯片的制备方法，其特征在于，对所述多层介质层和所述多层导电层的边缘进行刻蚀，使得所述多层导电层呈阶梯状排布后，所述制备方法还包括：
18.一种电子设备，其特征在于，包括：
