本公开内容涉及结晶inzno氧化物半导体、其形成方法、以及包括该结晶inzno氧化物半导体的半导体器件。
背景技术：
1、基于硅的存储器件或逻辑器件已经达到高集成度的极限，并且因此，由于需要几十或几纳米的沟道长度，需要减小关闭电流(截止电流，off-current)。此外，为了在导通状态(开通状态)和关闭状态之间清楚地区分，应改进亚阈值摆幅(ss)、开/关比等。氧化物半导体晶体管是具有上述所需特性(低的关闭电流、低的亚阈值摆幅和高的开/关比)的半导体器件。
2、氧化物半导体是具有约3.0ev或更大的宽带隙的透明半导体材料，并且已经应用于显示(器)驱动器件。最近，由于上述优异的特性，已经提出将氧化物半导体器件用于存储器件或逻辑器件的方法。
技术实现思路
1、提供结晶inzno氧化物半导体、其形成方法以及包括该结晶inzno氧化物半导体的半导体器件。
2、另外的方面将在下面的描述中部分地阐述，并且部分地将从所述描述明晰，或者可通过所呈现的本公开内容的实施方式的实践来获悉。
3、根据本公开内容的实施方式，结晶inzno氧化物半导体可包括包含in和zn的氧化物。在电感耦合等离子体质谱法(icp-ms)分析中，in和zn中的in的含量可为约30原子％或更大且约75原子％或更小，并且在x射线衍射(xrd)分析中，结晶inzno氧化物半导体可具有在约32.3度和约33.3度之间的2θ值处的显示结晶度(结晶性)的峰。
4、在一些实施方式中，in和zn中的in的含量可为约32原子％或更大。
5、在一些实施方式中，in和zn中的in的含量可为约33原子％或更大。
6、在一些实施方式中，in和zn中的in的含量可为约35原子％或更大。
7、在一些实施方式中，in和zn中的in的含量可为约70原子％或更小。
8、在一些实施方式中，in和zn中的in的含量可为约65原子％或更小。
9、根据本公开内容的实施方式，形成结晶inzno氧化物半导体的方法可包括通过使用原子层沉积(ald)在基底上共沉积in和zn，其中in的沉积循环对zn的沉积循环的比率可为约1或更大且约8或更小，并且在x射线衍射(xrd)分析中，结晶inzno氧化物半导体可具有在约32.3度和约33.3度之间的2θ值处的显示结晶度的峰。
10、在一些实施方式中，in的沉积循环对zn的沉积循环的比率可为约1.5或更大。
11、在一些实施方式中，in的沉积循环对zn的沉积循环的比率可为约2或更大。
12、在一些实施方式中，in的沉积循环对zn的沉积循环的比率可为约6或更小。
13、在一些实施方式中，in的沉积循环对zn的沉积循环的比率可为约5或更小。
14、在一些实施方式中，in的沉积循环对zn的沉积循环的比率可为约4或更小。
15、在一些实施方式中，在结晶inzno氧化物半导体的icp-ms分析中，in和zn中的in的含量可为约30原子％或更大且约75原子％或更小。
16、在一些实施方式中，在in和zn的共沉积工艺中，基底的温度可为约200℃或更大且约350℃或更小。
17、在一些实施方式中，在in和zn的共沉积工艺中，基底的温度可为约200℃或更大且约300℃或更小。
18、根据本公开内容的实施方式，半导体器件可包括基底、在所述基底上并且包括结晶inzno氧化物半导体的沟道层、在所述沟道层上的栅电极、以及分别在所述沟道层的两侧上的源电极和漏电极。在结晶inzno氧化物半导体的icp-ms分析中，in和zn中的in的含量可为约30原子％或更大且约75原子％或更小。在x射线衍射(xrd)分析中，结晶inzno氧化物半导体可具有在约32.3度和约33.3度之间的2θ值处的显示结晶度的峰。
19、在一些实施方式中，半导体器件可进一步包括在沟道层和栅电极之间的栅极绝缘层。
20、在一些实施方式中，沟道层可平行于基底。栅电极可在沟道层上方或下方。
1.结晶inzno氧化物半导体，包括：
2.如权利要求1所述的结晶inzno氧化物半导体，其中，
3.如权利要求1所述的结晶inzno氧化物半导体，其中，
4.如权利要求1所述的结晶inzno氧化物半导体，其中，
5.如权利要求1所述的结晶inzno氧化物半导体，其中，
6.如权利要求1所述的结晶inzno氧化物半导体，其中，
7.形成结晶inzno氧化物半导体的方法，所述方法包括：
8.如权利要求7所述的方法，其中，
9.如权利要求7所述的方法，其中，
10.如权利要求7所述的方法，其中，
11.如权利要求7所述的方法，其中，
12.如权利要求7所述的方法，其中，
13.如权利要求7所述的方法，其中，
14.如权利要求7所述的方法，其中，
15.如权利要求7所述的方法，其中，
16.半导体器件，包括：
17.如权利要求16所述的半导体器件，进一步包括：
18.如权利要求16所述的半导体器件，其中所述沟道层平行于所述基底。
19.如权利要求18所述的半导体器件，其中所述栅电极在所述沟道层上方或者所述栅电极在所述沟道层下方。
