本发明涉及集成电路，具体涉及一种共模反馈电路和运算放大器。
背景技术：
1、共模反馈电路是全差分运放中不可缺少的一个关键电路，其用来抵抗由于器件失配等非理想因素带来的电路扰动，并用于稳定全差分电路各节点直流工作点。在高速高性能全差分应用中，共模反馈电路同样需要达到较大的带宽和较高的压摆率，以避免输出共模建立太慢造成的信号失真。
2、图1示出了一种全差分运算放大器电路的核心电路，在图1所示的电路中，要保持稳定的输出共模，则需要同时控制上侧晶体管q5、晶体管q6、晶体管q13和晶体管q14，还要控制下侧晶体管q7、晶体管q8、晶体管q15和晶体管q16的电流，从而导致电路较为复杂，且共模反馈电路也不能再通过控制一端电流来实现。
3、图2示出了一种class ab结构的共模反馈电路，该电路虽然可以用于稳定输出共模电压的作用，但是图2所述的结构的共模带宽和压摆率均受到偏置电流的限制，想要提升性能只能以牺牲功耗为代价。
4、基于此，需要一种新技术方案。
技术实现思路
1、有鉴于此，本发明实施例提供一种共模反馈电路和运算放大器，以至少解决现有的共模反馈电路的共模带宽和压摆率均受到偏置电流限制导致难以提升性能的问题。
2、本发明实施例提供以下技术方案：
3、本发明实施例提供一种共模反馈电路，应用于class ab全差分运算放大器，包括：
4、共模检测模块，所述共模检测模块的输入端与所述class ab全差分运算放大器的输出端连接；
5、误差放大器模块，所述误差放大器模块的一输入端与所述共模检测模块的输出端连接，所述误差放大器模块包括两个交叉对称的第一子电路结构和第二子电路结构，以及与所述第一子电路结构和所述第二子电路结构连接的中间电阻，所述第一子电路结构和所述第二子电路结构分别包括上下对称的共集-共射晶体管；
6、电流反馈模块，所述电流反馈模块的输入端与所述误差放大器模块的输出端连接。
7、进一步地，所述共模检测模块包括：
8、第一电阻，所述第一电阻的一端与所述class ab全差分运算放大器的输出端von连接；
9、第二电阻，所述第二电阻的一端与所述class ab全差分运算放大器的输出端vop连接，所述第二电阻的另一端与所述第一电阻的另一端连接后共同与所述误差放大器模块连接。
10、进一步地，所述第一子电路结构包括：
11、第一npn晶体管，所述第一npn晶体管的发射极与所述第二子电路结构连接，所述第一npn晶体管的基级与所述第一npn晶体管的集电极连接；
12、第一pnp晶体管，所述第一pnp晶体管的集电极与所述第一npn晶体管的集电极连接；
13、第三电阻，所述第三电阻的一端与所述第一pnp晶体管的发射极连接，所述第三电阻的另一端与所述中间电阻的一端连接；
14、第四电阻，所述第四电阻的一端与所述中间电阻的另一端连接；
15、第二npn晶体管，所述第二npn晶体管的发射极与所述第四电阻的另一端连接；
16、第二pnp晶体管，所述第二pnp晶体管的集电极分别与所述第二npn的集电极、所述第二pnp晶体管的基级连接，所述第二pnp晶体管的发射极与所述第二子电路结构连接。
17、进一步地，所述第二子电路结构包括：
18、第三npn晶体管，所述第三npn晶体管的发射极与所述第一npn晶体管的发射极连接，所述第三npn晶体管的基级分别与所述第三npn晶体管的集电极、所述电流反馈模块连接；
19、第三pnp晶体管，所述第三pnp晶体管的集电极与所述第三npn晶体管的集电极连接；
20、第五电阻，所述第五电阻的一端与所述第三pnp晶体管的发射极连接，所述第五电阻的另一端与所述中间电阻的一端连接；
21、第六电阻，所述第六电阻的一端与所述中间电阻的另一端连接；
22、第四npn晶体管，所述第四npn晶体管的发射极与所述第六电阻的另一端连接；
23、第四pnp晶体管，所述第四pnp晶体管的集电极分别与所述第四npn的集电极连接，所述第四pnp晶体管的发射极与所述第二pnp晶体管的发射极、所述第四pnp晶体管的基级连接。
24、进一步地，所述误差放大器模块还包括：
25、第一电流源，所述第一电流源的输入端与所述第一npn晶体管的发射极连接，所述第一电流源的输出端与所述第一pnp晶体管的基级连接；
26、第五npn晶体管，所述第五npn晶体管的基级与所述共模检测模块连接，所述第五npn晶体管的发射极分别与所述第一电流源的输出端和所述第一pnp晶体管的基级连接，所述第五npn晶体管的集电极与所述第四pnp晶体管的发射极连接；
27、第五pnp晶体管，所述第五pnp晶体管的基级分别与所述第五npn晶体管的基级、所述共模检测模块连接，所述第五pnp晶体管的集电极与所述第一npn晶体管的发射极连接，所述第五pnp晶体管的发射极与所述第四npn晶体管的基级连接；
28、第二电流源，所述第二电流源的输入端与所述第五pnp晶体管的发射极连接，所述第二电流源的输出端与所述第四pnp晶体管的发射极连接。
29、进一步地，所述误差放大器模块还包括：
30、第三电流源，所述第三电流源的输入端与所述第三npn晶体管的发射极连接，所述第三电流源的输出端与所述第三pnp晶体管的基级连接；
31、第六npn晶体管，所述第六npn晶体管的基级与参考电压连接，所述第六npn晶体管的发射极分别与所述第三电流源的输出端、所述第三pnp晶体管的基级连接，所述第六npn晶体管的集电极与所述第二pnp晶体管的发射极连接；
32、第六pnp晶体管，所述第六pnp晶体管的基级分别与所述第六npn晶体管的基级、所述参考电压连接，所述第六pnp晶体管的集电极与所述第三npn晶体管的发射极连接，所述第六pnp晶体管的发射极与所述第二npn晶体管的基级连接；
33、第四电流源，所述第四电流源的输入端分别与所述第六pnp晶体管的发射极、所述第二npn晶体管的基级连接。
34、进一步地，所述电流反馈模块包括：
35、两输出电流镜，两所述输出电流镜的输入端分别与所述误差放大器模块连接，两所述输出电流镜的输出端与所述class ab全差分运算放大器的两输出端连接，所述两输出电流镜组成互补推挽输出电流镜。
36、进一步地，所述电流反馈模块包括第一输出电流镜和第二输出电流镜。
37、进一步地，所述第一输出电流镜包括：
38、第七npn晶体管，所述第七npn晶体管的基级和发射极均与所述误差放大器模块连接，所述第七npn晶体管的集电极分别与所述class ab全差分运算放大器的输出端vop、所述第二输出电流镜连接；
39、第八npn晶体管，所述第八npn晶体管的基级和发射极均与所述误差放大器模块连接，所述第八npn晶体管的基级与所述第七npn晶体管的基级连接，所述第七npn晶体管的集电极分别与所述class ab全差分运算放大器的输出端von、所述第二输出电流镜连接。
40、进一步地，所述第二输出电流镜包括：
41、第七pnp晶体管，所述第七pnp晶体管的基级和发射极均与所述误差放大器模块连接，所述第七pnp晶体管的集电极分别与所述class ab全差分运算放大器的输出端vop、所述第一输出电流镜连接；
42、第八pnp晶体管，所述第八pnp晶体管的基级与发射极均与所述误差放大器模块连接，所述第八pnp晶体管的基级与所述第七pnp晶体管的基级连接，所述第八pnp晶体管的集电极分别与所述class ab全差分运算放大器的输出端von、所述第二输出电流镜连接。
43、进一步地，所述第一输出电流镜和第二输出电流镜对称设置。
44、本发明实施例还提供了一种运算放大器，包括如上任一所述的共模反馈电路。
45、与现有技术相比，本发明实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：
46、本发明的一种共模反馈电路，通过将误差放大器模块设置为左右完全对称的两部分，并通过中间电阻连接，且每部分均由上下对称的共集-共射输入管和二极管形式的晶体管组成，从而能够同时补偿全差分运放输出端上下两侧的电流，使得上升沿和下降沿的压摆率更加一致，且也减少了恒定电流补偿通路，减小了因电流源失配导致的共模电压失配。
1.一种共模反馈电路，其特征在于，应用于class ab全差分运算放大器，包括：
2.根据权利要求1所述的共模反馈电路，其特征在于，所述共模检测模块包括：
3.根据权利要求1所述的共模反馈电路，其特征在于，所述第一子电路结构包括：
4.根据权利要求3所述的共模反馈电路，其特征在于，所述第二子电路结构包括：
5.根据权利要求4所述的共模反馈电路，其特征在于，所述误差放大器模块还包括：
6.根据权利要求5所述的共模反馈电路，其特征在于，所述误差放大器模块还包括：
7.根据权利要求1所述的共模反馈电路，其特征在于，所述电流反馈模块包括：
8.根据权利要求7所述的共模反馈电路，其特征在于，所述电流反馈模块包括第一输出电流镜和第二输出电流镜；
9.根据权利要求8所述的共模反馈电路，其特征在于，所述第一输出电流镜和第二输出电流镜对称设置。
10.一种运算放大器，其特征在于，包括如权利要求1～9任一所述的共模反馈电路。
