本申请涉及半导体，尤其是涉及一种双j-k正沿触发器及半导体器件。
背景技术：
1、在现有的双j-k正沿触发器中，esd的防护能力较弱，esd在cmos电路中是一个较为严重的问题，并且该产品中p管和n管栅互连，抗闩锁能力较弱。
技术实现思路
1、本申请的目的在于提供一种双j-k正沿触发器及半导体器件，该触发器中增加了抗闩锁结构和增强esd保护结构，能够提高触发器的抗闩锁能力以及避免发生寄生效应。
2、第一方面，本申请提供一种双j-k正沿触发器，双j-k正沿触发器包括：触发器本体、抗闩锁结构和esd保护电路；在双j-k正沿触发器的版图中，pmos和nmos之间间距大于指定距离阈值，在pmos和nmos之间设置抗闩锁结构；esd保护电路一端连接触发器本体的内部电路；esd保护电路的另一端连接版图中的pad；esd保护电路用于增强触发器的抗静电能力。
3、进一步地，上述抗闩锁结构包括：在p阱及pmos管周围布设的n+环，以及在p阱内布设的p+环，以避免闩锁效应。
4、进一步地，上述在pmos管周围环接vcc，在p阱内的nmos管周围环接gnd。
5、进一步地，上述在p阱及pmos管周围以及在p阱内布设多个接触孔，以通过接触孔进行阱接触和衬底接触，减少衬底和p阱的寄生电阻。
6、进一步地，上述esd保护电路包括：两组二极管和多晶结构。
7、进一步地，上述每组二极管包括两个二极管。
8、进一步地，上述将每个二极管嵌入衬底中，以保护电路且不会增大芯片面积。
9、进一步地，上述多晶结构包括多晶电阻；多晶电阻的一端分别连接第一二极管的阳极、第二二极管的阴极以及pad；多晶电阻的另一端分别连接第三二极管的阳极、第四二极管的阴极以及触发器的内部电路；第一二极管的阴极和第三二极管的阴极均接高电平；第三二极管的阴极和第四二极管的阳极均接地。
10、进一步地，上述指定距离阈值为根据工艺确定的距离值。
11、第二方面，本申请还提供一种半导体器件，半导体器件中包括如第一方面所述的双j-k正沿触发器。
12、本申请提供的双j-k正沿触发器及半导体器件中，双j-k正沿触发器包括：触发器本体、抗闩锁结构和esd保护电路；在双j-k正沿触发器的版图中，pmos和nmos之间间距大于指定距离阈值，在pmos和nmos之间设置抗闩锁结构；esd保护电路一端连接触发器本体的内部电路；esd保护电路的另一端连接版图中的pad；esd保护电路用于增强触发器的抗静电能力。该触发器中增加了抗闩锁结构和增强esd保护结构，能够提高触发器的抗闩锁能力以及避免发生寄生效应。
1.一种双j-k正沿触发器，其特征在于，所述双j-k正沿触发器包括：触发器本体、抗闩锁结构和esd保护电路；
2.根据权利要求1所述的双j-k正沿触发器，其特征在于，所述抗闩锁结构包括：在p阱及pmos管周围布设的n+环，以及在p阱内布设的p+环，以避免闩锁效应。
3.根据权利要求2所述的双j-k正沿触发器，其特征在于，在所述pmos管周围环接vcc，在所述p阱内的nmos管周围环接gnd。
4.根据权利要求2所述的双j-k正沿触发器，其特征在于，在p阱及pmos管周围以及在p阱内布设多个接触孔，以通过所述接触孔进行阱接触和衬底接触，减少衬底和p阱的寄生电阻。
5.根据权利要求1所述的双j-k正沿触发器，其特征在于，所述esd保护电路包括：两组二极管和多晶结构。
6.根据权利要求5所述的双j-k正沿触发器，其特征在于，每组二极管包括两个二极管。
7.根据权利要求6所述的双j-k正沿触发器，其特征在于，将每个二极管嵌入衬底中，以保护电路且不会增大芯片面积。
8.根据权利要求7所述的双j-k正沿触发器，其特征在于，所述多晶结构包括多晶电阻；所述多晶电阻的一端分别连接第一二极管的阳极、第二二极管的阴极以及pad；所述多晶电阻的另一端分别连接第三二极管的阳极、第四二极管的阴极以及触发器的内部电路；所述第一二极管的阴极和所述第三二极管的阴极均接高电平；所述第三二极管的阴极和所述第四二极管的阳极均接地。
9.根据权利要求1所述的双j-k正沿触发器，其特征在于，所述指定距离阈值为根据工艺确定的距离值。
10.一种半导体器件，其特征在于，所述半导体器件中包括如权利要求1-9任一项所述的双j-k正沿触发器。
