本发明涉及半导体，尤其是涉及一种半导体器件及其制作方法。
背景技术：
1、垂直双扩散金属氧化物半导体场效应管vdmosfet(vertical double-diffusedmetal-oxide-semiconductor field-effect transistor)是用于高频功率开关领域的重要半导体器件之一，其由于具有开关速度快、功耗低等优点而被广泛应用。vdmos器件主要有增强型vdmos器件和耗尽型vdmos器件。
2、通常，耗尽型vdmos器件沟道处于常开状态，在此模式下，需要施加栅极到源极电压(vgs)以关闭器件。通常，n沟道耗尽型vdmos器件的制作工艺包括：采用掺杂方式使阱区表面形成反型层作为导电沟道，之后在形成源区的过程中注入砷或者分别注入砷和磷并进行推结，使得n沟道处于常开状态，这样需要额外引入光刻、刻蚀、离子注入以及推结工艺，这样无疑增加了该器件的制作成本。
3、因此，提供一种耗尽型vdmos器件的改良工艺实属必要。
技术实现思路
1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种耗尽型vdmos器件及其制作方法，用于确保沟道处于常开状态，同时解决现有技术中耗尽型vdmos器件的制作工艺较为繁琐、需要专门的光刻工艺，材料成本和时间成本均过高的问题。
2、为实现上述目的及其他相关目的，本发明提供一种耗尽型vdmos器件的制作方法，包括提供一半导体衬底，所述半导体衬底上形成有第一掺杂类型的漂移区，所述漂移区的表面形成有阱区以及位于相邻两阱区之间的jfet区；
3、于所述漂移区上形成栅结构，所述栅结构设置成分别与相邻两所述阱区交叠，所述栅结构包括依次形成于所述漂移区表面的栅介质层和栅电极层；
4、于所述漂移区的表面形成注入掩模图形，以注入掩模图形限定的窗口向所述阱区内执行离子注入，形成源区；
5、覆盖所述栅结构、所述源区和所述阱区形成介质隔离层；
6、于所述介质隔离层上形成氮化硅层，所述介质隔离层中引入正电荷后，所述氮化硅层导致所述阱区邻近的栅结构表面感应产生电荷，进而形成初始沟道。
7、可选地，所述氮化硅层通过等离子体增强化学气相沉积工艺沉积于所述介质隔离层上，所述氮化硅层的厚度范围为10nm-200nm。
8、可选地，所述第一掺杂类型为n型，所述半导体衬底为n型重掺杂的衬底，所述漂移区为于所述半导体衬底上外延生长的n型轻掺杂的外延层。
9、可选地，所述jfet区采用的掺杂离子为砷，所述源区采用的掺杂离子为磷。
10、可选地，所述轻掺杂的外延层选用为硅外延层，所述介质隔离层的材料选用为氧化硅。
11、可选地，于所述漂移区上形成栅结构的步骤，包括：
12、通过热氧化工艺于所述漂移区的表面形成栅氧化材料层，以及于所述栅氧化材料层的表面沉积多晶硅层；
13、通过光刻工艺于所述多晶硅层的表面形成第一刻蚀掩膜图形，以所述第一刻蚀掩膜图形限定的窗口进行刻蚀以形成栅氧化层和多晶硅栅。
14、可选地，所述制作方法还包括以下步骤：
15、通过光刻工艺于所述氮化硅层的表面形成第二刻蚀掩模图形；
16、以所述第二刻蚀掩膜图形限定的窗口进行刻蚀，形成贯穿所述介质隔离层和所述氮化硅层的源极接触孔，所述源极接触孔底部显露所述源区和所述阱区；
17、沉积金属层填充并覆盖所述源极接触孔，以将所述源区和所述阱区同时引出。
18、可选地，通过向所述介质隔离层引入金属正离子于所述阱区邻近的栅结构表面形成初始沟道，其中所述金属正离子包括na+和k+中的至少一种。
19、本发明还提供一种耗尽型vdmos器件，包括：
20、半导体衬底；
21、漂移区，位于所述半导体衬底上，所述漂移区的表面设置有阱区以及位于相邻的两阱区之间的jfet区，所述阱区内设置有源区；
22、栅结构，位于所述jfet区上且设置为分别与相邻两所述阱区交叠；
23、介质隔离层，覆于所述栅结构、所述源区和所述阱区之上；以及
24、氮化硅层，位于所述介质隔离层上，其中所述介质隔离层中引入正电荷后，所述氮化硅层导致所述阱区邻近的栅结构表面感应产生电荷，进而形成初始沟道。
25、如上所述，本发明的耗尽型vdmos器件及其制作方法，通过于介质隔离层上设置一氮化硅层，在正电荷被引入所述介质隔离层后所述氮化硅层导致所述阱区邻近的栅结构表面感应产生电荷，进而形成初始沟道，替代通过掺杂形成沟道层的现有工艺，由此确保沟道处于常开状态，所述制作方法相对于离子注入方式省略了一道光刻工序，减少了一次光刻板的使用，以及节省了离子注入及其后续的推结工艺，大幅降低了工艺流片成本。
1.一种耗尽型vdmos器件的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的制作方法，其特征在于：所述氮化硅层通过等离子体增强化学气相沉积工艺沉积于所述介质隔离层上，所述氮化硅层的厚度范围为10nm-200nm。
3.根据权利要求1所述的制作方法，其特征在于：所述第一掺杂类型为n型，所述半导体衬底为n型重掺杂的衬底，所述漂移区为于所述半导体衬底上外延生长的n型轻掺杂的外延层。
4.根据权利要求1所述的制作方法，其特征在于：所述jfet区采用的掺杂离子为砷，所述源区采用的掺杂离子为磷。
5.根据权利要求3所述的制作方法，其特征在于：所述轻掺杂的外延层选用为硅外延层，所述介质隔离层的材料选用为氧化硅。
6.根据权利要求1所述的制作方法，其特征在于，于所述漂移区上形成栅结构的步骤，包括：
7.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括以下步骤：
8.根据权利要求1所述的制作方法，其特征在于：通过向所述介质隔离层引入金属正离子于所述阱区邻近的栅结构表面形成初始沟道，其中所述金属正离子包括na+和k+中的至少一种。
9.一种耗尽型vdmos器件，其特征在于，包括：
