本发明涉及半导体电路，尤其涉及一种串行发射阻抗匹配电路、数据发送模块及数据收发器。
背景技术：
1、近年来，数据中心内的服务器、交换机、线卡和背板连接的数据速率和ios数量急剧增加。由于越来越多的全球互联网用户要求更快的通信和更丰富的媒体内容，数据中心的总带宽大约每两年翻一番。在数据中心交换机芯片中，利用128个端口以10gbps的速度运行，吞吐量达到1.28tbps。但是，机架的总可用功率和数据中心的冷却要求对每个通道的功率有严格的上限，因此需要对各个通道的损耗进行均衡。
2、然而，在现有技术中，在对各个通道的损耗均衡时，阻抗匹配电路面积较大，并且数据摆幅较低。
技术实现思路
1、本发明提供了一种串行发射阻抗匹配电路、数据发送模块及数据收发器，以提高数据的输出摆幅，降低阻抗匹配电路的面积。
2、根据本发明的一方面，提供了一种串行发射阻抗匹配电路，该电路包括：上拉阻抗控制模块、下拉阻抗控制模块、发射模块和校准模块；
3、所述上拉阻抗控制模块的控制端与所述校准模块连接；所述上拉阻抗控制模块的电源端与电源电压连接；
4、所述下拉阻抗控制模块的控制端与所述校准模块连接；所述下拉阻抗控制模块的接地端接地；
5、所述发射模块包括第一阻抗单元和第二阻抗单元；所述第一阻抗单元的各个输入端与所述上拉阻抗控制模块连接；所述第一阻抗单元的各个输出端与所述第二阻抗单元的各个输出端对应连接；所述第二阻抗单元的各个输入端与所述下拉阻抗控制模块连接；所述第一阻抗单元的各个控制端和所述第二阻抗单元的各个控制端的连接节点与信号源连接；所述第一阻抗单元的各个输出端与所述第二阻抗单元的各个输出端的连接节点与信号接收源连接；
6、所述校准模块用于检测所述信号源的信号阻抗，并根据所述信号阻抗与预设阻抗的差异生成温度计编码；所述上拉阻抗控制模块、所述下拉阻抗控制模块和所述发射模块用于根据所述温度计编码对所述信号源发出的信号进行阻抗匹配。
7、可选地，所述第一阻抗单元包括并联连接的n个mos管；所述第二阻抗单元的mos管数量与所述第二阻抗单元的mos管数量相同，且所述第二阻抗单元中的mos管为并联连接。
8、可选地，所述上拉阻抗控制模块包括：上拉粗调单元和上拉精调单元；
9、所述上拉粗调单元和所述上拉精调单元并联连接；
10、所述下拉阻抗控制模块包括：下拉粗调单元和下拉精调单元；
11、所述下拉粗调单元和所述下拉精调单元并联连接；
12、所述上拉粗调单元和所述下拉粗调单元用于对所述信号源发出的信号的阻抗进行粗调；所述上拉精调单元和所述下拉精调单元用于对所述信号源发出的信号的阻抗进行精细调整。
13、可选地，所述上拉粗调单元包括m个pmos管；所述下拉粗调单元包括m个nmos管，且m＝n-1；所述上拉精调单元包括k个pmos管；所述下拉精调单元包括k个nmos管，且k＜m；
14、或，
15、所述上拉粗调单元包括m个nmos管；所述下拉粗调单元包括m个pmos管，且m＝n-1；所述上拉精调单元包括k个nmos管；所述下拉精调单元包括k个pmos管，且k＜m。
16、可选地，所述第一阻抗单元的mos管类型与所述上拉粗调单元的mos管类型相同；所述第二阻抗单元的mos管类型与所述下拉粗调单元的mos管类型相同。
17、可选地，所述pmos管的尺寸大于所述nmos管的尺寸。
18、可选地，所述上拉精调单元的各个mos管的尺寸不同；所述上拉精调单元的各个mos管由大到小依次排列并联连接；
19、所述下拉精调单元的各个mos管的尺寸不同；所述下拉精调单元的各个mos管由大到小依次排列并联连接。
20、可选地，所述上拉精调单元中最大的mos管的尺寸与所述上拉精调单元中mos管的尺寸相同；所述下拉精调单元中最大的mos管的尺寸与所述下拉精调单元中mos管的尺寸相同。
21、可选地，所述上拉/下拉精调单元中的mos管的尺寸由大到小且呈等比排列。示例性地，等比比例可以是3/4比例、2/3比例、1/2比例、1/3尺寸比例，在实际应用时可以根据实际需求进行设置，对此不进行限制。以精调单元包括3个mos管其尺寸按等比比例1/2递减为例，则其最大的第一个mos管的尺寸为4，其后的第二个mos管尺寸按1/2进行等比例递减则为2，最后1个mos管尺寸则为1。
22、根据本发明的另一方面，还提供了一种数据发送模块，该数据发送模块包括以上任一实施例所述的串行发射阻抗匹配电路。
23、根据本发明的又一方面，还提供了一种数据收发器，该数据收发器包括数据接收模块和上一实施例所述的数据发送模块。
24、本发明实施例通过校准模块对信号源输出的信号与预设阻抗的对比生成温度计编码。校准模块通过温度计编码对施加于上拉阻抗控制模块和下拉阻抗控制模块的电压进行改变，从而使上拉阻抗控制模块和下拉阻抗控制模块的阻抗发生变化，从而使对信号源输出的信号的阻抗进行调整。本发明实施例通过改变施加于上拉阻抗控制模块和下拉阻抗控制模块的电压实现对信号源输出信号的阻抗调整，从而使信号源的输出阻抗与信号接收源的阻抗匹配，有利于提高数据的输出摆幅，降低阻抗匹配电路的面积。
25、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
1.一种串行发射阻抗匹配电路，其特征在于，包括：上拉阻抗控制模块、下拉阻抗控制模块、发射模块和校准模块；
2.根据权利要求1所述的串行发射阻抗匹配电路，其特征在于，所述第一阻抗单元包括并联连接的n个mos管；所述第二阻抗单元的mos管数量与所述第二阻抗单元的mos管数量相同，且所述第二阻抗单元中的mos管为并联连接。
3.根据权利要求2所述的串行发射阻抗匹配电路，其特征在于，所述上拉阻抗控制模块包括：上拉粗调单元和上拉精调单元；
4.根据权利要求3所述的串行发射阻抗匹配电路，其特征在于，所述上拉粗调单元包括m个pmos管；所述下拉粗调单元包括m个nmos管，且m＝n-1；所述上拉精调单元包括k个pmos管；所述下拉精调单元包括k个nmos管，且k＜m；
5.根据权利要求4所述的串行发射阻抗匹配电路，其特征在于，所述第一阻抗单元的mos管类型与所述上拉粗调单元的mos管类型相同；所述第二阻抗单元的mos管类型与所述下拉粗调单元的mos管类型相同。
6.根据权利要求4所述的串行发射阻抗匹配电路，其特征在于，所述pmos管的尺寸大于所述nmos管的尺寸。
7.根据权利要求4所述的串行发射阻抗匹配电路，其特征在于，所述上拉精调单元的各个mos管的尺寸不同；所述上拉精调单元的各个mos管由大到小依次排列并联连接；
8.根据权利要求7所述的串行发射阻抗匹配电路，其特征在于，所述上拉精调单元中最大的mos管的尺寸与所述上拉精调单元中mos管的尺寸相同；
9.一种数据发送模块，其特征在于，包括如权利要求1-8任一项所述的串行发射阻抗匹配电路。
10.一种数据收发器，其特征在于，包括数据接收模块和如权利要求9所述的数据发送模块。
