本发明属于光信息，尤其涉及一种全光锁存器阵列。
背景技术：
1、全光计算和全光通信是未来取代电子计算的下一代信息技术，是未来信息技术的主要发展方向。由于光的并行性和高速性等物理性质，有可能开发远远超过电子技术的高性能信息处理系统。因此光计算已成为引人注目的研究领域。而且光信号具有非常强的抗干扰性和保密性，特别适合保密网络和国防军事技术应用；其无阻抗性和无容抗性无需在光路中加入电阻、电容等器件进行电路匹配，所以光路设计比电路设计简单。因而全光计算将成为未来全光信息网络的支撑技术，使用全光信号处理技术的全光网络将是未来网络的发展主流趋势。而全光逻辑门又是全光计算的关键功能，和电子领域中的与非或门在电子领域的地位一样，是形成全光计算最基础的技术，是所有全光计算和全光信息交换绕不开核心技术点。有利于我国在未来技术方向上的战略布局，提升我国未来在全光信息技术方面的竞争力。它可以用于实现全光头信号提取、全光地址识别、标签交换、数据编码、奇偶效验、信号再生以及全光开关等。全光计算所要解决的首要问题就是要在光域实现这些原来由电子技术完成的逻辑运算。
2、锁存器是在基本逻辑门基础上组合而成的进行信息存储和计算的关键器件，而现有的锁存器，绝大部分是电子半导体领域的，一少部分是光电混合的或是基于光的干涉原理的，其结构复杂，或因含有有源器件，不易于集成。
3、现有的技术的缺点：现有的锁存器绝大部分是电子半导体领域的，无法实现光学逻辑运算；而一少部分是光电混合的或是基于光的干涉原理的实现：光电混合实现方式的锁存器，存在光电转换，结构复杂，不易于高密度、大规模集成；不便于拓展；而基于干涉的光学逻辑运算中严格要求频率相同、振幅相等、相位相同等问题。
技术实现思路
1、为了解决上述背景技术中存在的至少一项技术问题，本实用新型提供了一种基于无源全光逻辑门（光非门专利号：zl202020187470.4光与门专利号：zl202020187543.x；光或门专利号：202020187533.6）的全光锁存器阵列，利用无源全光逻辑门实现了锁存功能，逻辑门刻蚀在波导体上，门与门之间通过刻蚀的波导光纤连接。
2、为了实现上述目的，本实用新型采用如下技术方案：本实用新型提供了一种全光锁存器阵列，包括至少一个全光锁存器，所述全光锁存器输入端连接一个分光器和两个光与门，输出端连接两个光与门，输入端分光器的一端输入选通信号，两个光与门分别连接分光器输出选通信号和r、s端输入信号；输出端两个光与门输出锁存信号；
3、所述全光锁存器设有四种，分别为第一全光锁存器、第二全光锁存器、第三全光锁存器和第四全光锁存器，可以选取任意一种或多种进行设定数量的组合形成全光锁存器阵列。
4、本实用新型的有益效果是：
5、1、本实用新型采用的全光锁存器阵列包括至少一个全光锁存器，所述全光锁存器输入端连接一个分光器和两个光与门，输出端连接两个光与门，输入端分光器的一端输入选通信号，两个光与门分别连接分光器输出选通信号和r、s端输入信号；输出端两个光与门输出锁存光信号；全光锁存器设有四种，分别为第一全光锁存器、第二全光锁存器、第三全光锁存器和第四全光锁存器，可以选取任意一种或多种进行设定数量的组合形成全光锁存器阵列，结构简单，便于集成、便于扩展；
6、2、本实用新型采用的第一全光锁存器包括两个并列设置的光路，一条设有依次连接的光或门一一、光非门一三和分光器一五，另一条设有依次连接的光或门一二、光非门一四和分光器一六；分光器一五的输出端设有两个，一个输出端作为锁存器的输出端q，另一个输出端与光或门一二的一个输入端相连；分光器一六的输出端设有两个，一个输出端作为锁存器的输出端q'，另一个输出端与光或门一一的一个输入端相连，输出信号稳定，基于逻辑计算，容错范围大，不要求严格的频率、相位和振幅；无源设计，易于与其它系统集成。
7、本实用新型附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
1.一种全光锁存器阵列，其特征在于，包括至少一个全光锁存器，所述全光锁存器输入端连接一个分光器和两个光与门，输出端连接两个光与门，输入端分光器的一端输入选通信号，输入端的两个光与门分别连接分光器输出选通信号和r、s端输入信号；输出端两个光与门输出锁存光信号；
2.如权利要求1所述的全光锁存器阵列，其特征在于，所述第一全光锁存器包括两个并列设置的光路，一条设有依次连接的光或门一一、光非门一三和分光器一五，另一条设有依次连接的光或门一二、光非门一四和分光器一六；分光器一五的输出端设有两个，一个输出端作为锁存器的输出端q，另一个输出端与光或门一二的一个输入端相连；分光器一六的输出端设有两个，一个输出端作为锁存器的输出端q'，另一个输出端与光或门一一的一个输入端相连。
3.如权利要求1所述的全光锁存器阵列，其特征在于，所述第二全光锁存器包括光非门二一、光非门二二、光非门二七、光非门二八、光与门二三、光与门二四、分光器二五和分光器二六；所述光非门二一与光与门二三的一个输入相连，光非门二三的输出与分光器二五的输入端相连；分光器二五的输出端，一个作为锁存器的输出端q，另一个输出端与光非门二八的输入端相连，光非门二八的输出端与光与门二四的另一个输入端相连；
4.如权利要求2所述的全光锁存器阵列，其特征在于，所述第三全光锁存器包括光非门三一、光非门三二、光或门三三、光或门三四、分光器三五和分光器三六；所述光非门三一与光或门三三的一个输入相连，光或门三三的输出与分光器三五的输入端相连；分光器三五的输出端，一个作为锁存器的输出端q，另一个输出端与光非门三二的一个输入端相连；
5.如权利要求2所述的全光锁存器阵列，其特征在于，所述第四全光锁存器包括光非门四一、光非门四二、光非门四五、光非门四六、光与门四三、光与门四四、分光器四七和分光器四八；所述光非门四一与光与门四三的一个输入相连，光与门四三的输出与光非门四五相连，光非门四五与分光器四七的输入端相连；分光器四七的输出端，一个作为锁存器的输出端q，另一个输出端与光与门四四的一个输入端相连；
