本公开涉及半导体，尤其涉及一种半导体结构及其制作方法、芯片封装结构及电路模组。
背景技术：
1、集成电路(integrated circuit，ic)的工作频率较高，当ic瞬间启动，或者大量的ic引脚在进行逻辑状态切换时，会在ic的供电导线上造成较大的电流波动，形成瞬变的噪声电压，这种干扰信号沿着导线反向传导到电源后，会造成电源的波动，即ic的波动耦合到了电源。因此，需要设置去耦电容，把ic的供电导线的干扰信号滤除，防止干扰信号返回电源。
2、目前，去耦电容通常设置在与芯片封装结构连接的印刷电路板(printed circuitboard，pcb)上，与ic的距离较远，滤除干扰信号的性能不佳。
技术实现思路
1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本公开提供了一种半导体结构及其制作方法、芯片封装结构及电路模组。
3、本公开的第一方面，提供了一种半导体结构，所述半导体结构包括：
4、基底；
5、第一柱状导电插塞，沿所述基底的厚度方向，所述第一柱状导电插塞贯穿所述基底；
6、第一环状导电插塞，沿所述基底的厚度方向，所述第一环状导电插塞贯穿所述基底；
7、所述第一柱状导电插塞和所述第一环状导电插塞中两者之一用于连接电源端，两者另一用于连接接地端；
8、所述第一环状导电插塞套设于所述第一柱状导电插塞的外部，沿所述第一柱状导电插塞的周向方向，所述第一柱状导电插塞与所述第一环状导电插塞构成第一去耦电容器。
9、本公开的一些实施例中，所述第一柱状导电插塞和所述第一环状导电插塞设置于隔离区域中，所述第一柱状导电插塞与所述第一环状导电插塞之间设置有介质层。
10、本公开的一些实施例中，所述半导体结构还包括：
11、第二环状导电插塞，沿所述基底的厚度方向，所述第二环状导电插塞贯穿所述基底；所述第二环状导电插塞套设于所述第一柱状导电插塞的外部，所述第一柱状导电插塞通过第一连接部与所述第二环状导电插塞电连接，所述第二环状导电插塞设置于所述第一环状导电插塞与所述第一柱状导电插塞之间；
12、沿所述第二环状导电插塞的周向方向，所述第一环状导电插塞与所述第二环状导电插塞构成第二去耦电容器。
13、本公开的一些实施例中，所述半导体结构还包括：
14、第二柱状导电插塞，沿所述基底的厚度方向，所述第二柱状导电插塞贯穿所述基底；
15、所述第二柱状导电插塞通过第二连接部与所述第一环状导电插塞电连接。
16、本公开的一些实施例中，所述基底包括绝缘层，所述第二连接部设置于所述绝缘层中。
17、本公开的一些实施例中，所述第一柱状导电插塞、所述第一环状导电插塞和所述第二环状导电插塞同轴设置；和/或，
18、所述第一柱状导电插塞和所述第二柱状导电插塞的轴线相互平行。
19、本公开的一些实施例中，所述第一柱状导电插塞、第一环状导电插塞和所述第二环状导电插塞设置于第一隔离区域中，所述第一连接部设置于所述第一隔离区域中，所述第二柱状导电插塞设置于第二隔离区域中，所述第一隔离区域和所述第二隔离区域相互独立设置；
20、和/或，
21、所述第一柱状导电插塞与所述第二环状导电插塞之间设置有第一介质层；
22、所述第二环状导电插塞与所述第一环状导电插塞之间设置有第二介质层。
23、本公开的第二方面，提供了一种半导体结构的制作方法，所述半导体结构的制作方法包括：
24、提供基底；
25、沿所述基底的厚度方向，于所述基底形成贯穿所述基底的第一柱状通孔和第一环状通孔，所述第一环状通孔套设于所述第一柱状通孔的外部；
26、向所述第一柱状通孔和所述第一环状通孔中填充导电材料，分别形成第一柱状导电插塞和第一环状导电插塞，将所述第一柱状导电插塞和所述第一环状导电插塞中两者之一连接电源端，将两者另一连接接地端；
27、沿所述第一柱状导电插塞的周向方向，所述第一柱状导电插塞与所述第一环状导电插塞构成第一去耦电容器。
28、本公开的一些实施例中，所述半导体结构的制作方法还包括：
29、沿所述基底的厚度方向，于所述基底形成第二环状通孔，所述第二环状通孔套设于所述第一柱状通孔的外部，且所述第二环状通孔设置于所述第一柱状通孔和所述第一环状通孔之间；
30、向所述第二环状通孔中填充导电材料，形成第二环状导电插塞；
31、形成连接所述第一柱状导电插塞和所述第二环状导电插塞的第一连接部；
32、沿所述第二环状导电插塞的周向方向，所述第一环状导电插塞与所述第二环状导电插塞构成第二去耦电容器。
33、本公开的一些实施例中，所述形成连接所述第一柱状导电插塞和所述第二环状导电插塞的第一连接部，包括：
34、于所述基底的表面形成第一沟槽，所述第一沟槽暴露出所述第一柱状导电插塞的部分表面和所述第二环状导电插塞的部分表面；
35、向所述第一沟槽中填充导电材料，形成所述第一连接部。
36、本公开的一些实施例中，所述半导体结构的制作方法还包括：
37、沿所述基底的厚度方向，于所述基底形成第二柱状通孔，所述第二柱状通孔和所述第一柱状通孔的轴线相互平行；
38、向所述第二柱状通孔中填充导电材料，形成第二柱状导电插塞；
39、形成连接所述第二柱状导电插塞和所述第一环状导电插塞的第二连接部。
40、本公开的一些实施例中，所述形成连接所述第二柱状导电插塞和所述第一环状导电插塞的第二连接部，包括：
41、于所述基底的表面形成第二沟槽，所述第二沟槽暴露出所述第二柱状导电插塞的部分表面和所述第一环状导电插塞的部分表面；
42、向所述第二沟槽中填充导电材料，形成所述第二连接部。
43、本公开的第三方面，提供了一种芯片封装结构，所述芯片封装结构包括：
44、封装基板；
45、多个芯片，多个所述芯片沿所述封装基板的厚度方向堆叠设置，每个所述芯片包括本公开第一方面所述的半导体结构。
46、本公开的一些实施例中，邻的所述芯片中的第一柱状导电插塞电连接，相邻的所述芯片中的所述第一环状导电插塞电连接；
47、和/或，
48、多个所述芯片中，与所述封装基板相邻的所述芯片中的所述第一柱状导电插塞和所述第一环状导电插塞两者之一与所述封装基板的电源端电连接，两者另一与所述封装基板的接地端电连接。
49、本公开的一些实施例中，相邻的所述芯片中的第二柱状导电插塞电连接，相邻的所述芯片中的第二环状导电插塞电连接；
50、和/或，
51、多个所述芯片中，与所述封装基板相邻的所述芯片中的所述第一柱状导电插塞和所述第二柱状导电插塞中两者之一与所述封装基板的电源端电连接，两者另一与所述封装基板的接地端电连接。
52、本公开的第四方面，提供了一种电路模组，所述电路模组包括电路板以及本公开第三方面所述的芯片封装结构，所述电路板的电源部与所述芯片封装结构的封装基板的电源端电连接。
53、本公开的一些实施例中，所述电路板的电源部和所述电路板的接地部之间设置有去耦电容部。
54、本公开提供的半导体结构及其制作方法、芯片封装结构及电路模组中，在基底的第一柱状导电插塞的外部套设第一环状导电插塞，以使得当两者分别连接电源端和接地端后，沿第一柱状导电插塞的周向方向，第一柱状导电插塞与第一环状导电插塞构成一个形成于基底内部或芯片内部的第一去耦电容器，距离芯片内部的电源电路更近，能够有效减弱芯片的干扰信号对电源的干扰，达到良好的去耦效果。
55、在阅读并理解了附图和详细描述后，可以明白其他方面。
1.一种半导体结构，其特征在于，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第一柱状导电插塞和所述第一环状导电插塞设置于隔离区域中，所述第一柱状导电插塞与所述第一环状导电插塞之间设置有介质层。
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：
4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：
5.根据权利要求4所述的半导体结构，其特征在于，所述基底包括绝缘层，所述第二连接部设置于所述绝缘层中。
6.根据权利要求4所述的半导体结构，其特征在于，所述第一柱状导电插塞、所述第一环状导电插塞和所述第二环状导电插塞同轴设置；和/或，
7.根据权利要求4所述的半导体结构，其特征在于，所述第一柱状导电插塞、第一环状导电插塞和所述第二环状导电插塞设置于第一隔离区域中，所述第一连接部设置于所述第一隔离区域中，所述第二柱状导电插塞设置于第二隔离区域中，所述第一隔离区域和所述第二隔离区域相互独立设置；
8.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述形成连接所述第一柱状导电插塞和所述第二环状导电插塞的第一连接部，包括：
11.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述形成连接所述第二柱状导电插塞和所述第一环状导电插塞的第二连接部，包括：
13.一种芯片封装结构，其特征在于，所述芯片封装结构包括：
14.根据权利要求13所述的芯片封装结构，其特征在于，相邻的所述芯片中的第一柱状导电插塞电连接，相邻的所述芯片中的所述第一环状导电插塞电连接；
15.根据权利要求13所述的芯片封装结构，其特征在于，相邻的所述芯片中的第二柱状导电插塞电连接，相邻的所述芯片中的第二环状导电插塞电连接；
16.一种电路模组，其特征在于，所述电路模组包括电路板以及如权利要求13至15任一项所述的芯片封装结构，所述电路板的电源部与所述芯片封装结构的封装基板的电源端电连接。
17.根据权利要求16所述的电路模组，其特征在于，所述电路板的电源部和所述电路板的接地部之间设置有去耦电容部。
