本公开涉及半导体，尤其涉及一种半导体结构及半导体结构的制作方法。
背景技术：
1、为了满足集成电路的微型化和效率提升要求，封装技术不断提高，采用堆叠封装技术形成的三维堆叠芯片能够有效地利用芯片面积，提高存储容量。
2、在上述三维堆叠芯片的开发、生产等过程中，需要对芯片的电性连接进行测试，然而，现有的测试方法比较繁琐，影响测试效率。
技术实现思路
1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本公开提供一种半导体结构及半导体结构的制作方法。
3、根据本公开实施例的第一方面，提供一种半导体结构，所述半导体结构包括：
4、基底，所述基底包括第一区域以及所述第一区域外围的第二区域，所述第二区域的顶面设置有n个测试接触结构，n为大于1的正整数；
5、堆叠结构，设置于所述基底的第一区域上，所述堆叠结构包括堆叠设置的n个半导体芯片，所述n个半导体芯片与所述n个测试接触结构一一对应，所述半导体芯片内设置有检测电路结构，所述检测电路结构能够与对应的所述测试接触结构形成测试通路，各所述半导体芯片的测试通路相互隔离。
6、根据本公开的一些实施例，每个所述测试接触结构均包括一个测试垫组，所述测试垫组包括第一测试垫和第二测试垫；
7、所述第一区域的顶面设置有与各所述测试垫组一一对应的连接结构组，所述连接结构组包括与对应测试垫组中的第一测试垫连接的第一电连接结构以及与对应测试垫组中的第二测试垫连接的第二电连接结构；
8、每个所述检测电路结构均包括第一检测穿通电极和第二检测穿通电极，所述第一检测穿通电极的底端与对应连接结构组中的第一电连接结构连接，所述第二检测穿通电极的底端与对应连接结构组中的第二电连接结构连接，所述第一检测穿通电极的顶端和所述第二检测穿通电极的顶端通过第一导电线条连接；
9、所述第一测试垫、所述第一电连接结构、所述第一检测穿通电极、所述第一导电线条、所述第二检测穿通电极、所述第二电连接结构以及所述第二测试垫用于形成所述测试通路。
10、根据本公开的一些实施例，各所述半导体芯片的所述第一检测穿通电极以及各所述半导体芯片的所述第二检测穿通电极的位置均一一对应；
11、所述半导体芯片内还设置有转接结构，由下至上自第2个所述半导体芯片起，各所述半导体芯片中的所述第一检测穿通电极和所述第二检测穿通电极均通过下方各所述半导体芯片中的转接结构连接至对应的所述第一电连接结构和所述第二电连接结构。
12、根据本公开的一些实施例，所述转接结构包括设置在所述第一检测穿通电极的远离所述第二检测穿通电极一侧、并沿第一方向间隔排布的n-1个第一转接结构；
13、所述转接结构还包括设置在所述第二检测穿通电极的远离所述第一检测穿通电极一侧、并沿第二方向间隔排布的n-1个第二转接结构；
14、各所述半导体芯片中的所述第一转接结构和所述第二转接结构的位置均一一对应；
15、自下至上第m个所述半导体芯片中的所述第一检测穿通电极，通过第m-1个所述半导体芯片中沿所述第一方向的第1个所述第一转接结构、…、第1个所述半导体芯片中沿所述第一方向的第m-1个所述第一转接结构与对应的所述第一电连接结构连接；
16、自下至上第m个所述半导体芯片中的所述第二检测穿通电极，通过第m-1个所述半导体芯片中沿所述第二方向的第1个所述第二转接结构、…、第1个所述半导体芯片中沿所述第二方向的第m-1个所述第二转接结构与对应的所述第二电连接结构连接；
17、其中，m为小于或等于n，且大于1的正整数。
18、根据本公开的一些实施例，所述第一转接结构包括层叠设置的第一转接穿通电极、第二导电线条和第三导电线条，各所述第一转接结构的所述第二导电线条相互间隔设置，各所述第一转接结构的所述第三导电线条相互间隔设置；
19、所述第二导电线条与所述第一转接穿通电极的顶面接触，所述第三导电线条的底面通过第二转接穿通电极与所述第二导电线条连接，所述第三导电线条的顶面用于与上方半导体芯片的第一检测穿通电极或者第一转接穿通电极连接；
20、所述第二转接结构与所述第一转接结构相对于对应的所述检测电路结构对称布置。
21、根据本公开的一些实施例，沿所述第一方向，第1个所述第一转接结构中的所述第三导电线条延伸至上方半导体芯片的第一检测穿通电极的下方，第k个所述第一转接结构中的所述第三导电线条延伸至上方半导体芯片中第k-1个所述第一转接结构中的所述第一转接穿通电极的下方，k为小于或等于n-1，且大于1的正整数。
22、根据本公开的一些实施例，同一所述半导体芯片中相邻所述第一转接结构的所述第一转接穿通电极的轴线之间的距离为第一距离a；
23、在一个所述第一转接结构中，所述第一转接穿通电极的轴线与所述第二转接穿通电极的轴线之间的距离为第二距离b；
24、所述第二转接穿通电极的轴线与上方的半导体芯片中与其相连的所述第一转接穿通电极的轴线之间的距离为第三距离c；
25、其中，第一距离a、第二距离b和第三距离c满足：a＝b+c。
26、根据本公开的一些实施例，所述第二导电线条与所述第一导电线条同层设置。
27、根据本公开的一些实施例，各所述第一电连接结构与最下方的所述半导体芯片中的所述第一检测穿通电极以及各所述第一转接穿通电极位置一一对应。
28、根据本公开的一些实施例，所述第一电连接结构包括层叠设置的第四导电线条和导电块，所述导电块位于对应的所述第一检测穿通电极或者所述第一转接穿通电极的下方，所述第四导电线条的一端与所述导电块连接，另一端与所述第一测试垫连接。
29、根据本公开的一些实施例，所述导电块与所述第一测试垫同层设置。
30、根据本公开的一些实施例，所述第一方向和所述第二方向共线。
31、根据本公开的一些实施例，各所述第一测试垫和各所述第二测试垫沿第三方向间隔排布，所述第三方向与所述第一方向平行。
32、根据本公开实施例的第二方面，提供一种半导体结构的制作方法，所述半导体结构的制作方法包括：
33、提供基底，所述基底包括第一区域以及所述第一区域外围的第二区域，所述第二区域的顶面设置有n个测试接触结构，n为大于1的正整数；
34、于所述基底的第一区域依次堆叠设置与所述n个测试接触结构分别一一对应的n个半导体芯片，所述半导体芯片内设置有检测电路结构，所述检测电路结构能够与对应的所述测试接触结构形成测试通路，各所述半导体芯片的测试通路相互隔离。
35、根据本公开的一些实施例，所述半导体结构的制作方法还包括：
36、每设置一个所述半导体芯片，均通过与所述半导体芯片对应的测试接触结构对所述半导体芯片进行测试。
37、本公开实施例所提供的半导体结构及半导体结构的制作方法中，将基底划分为第一区域和位于第一区域外围的第二区域，将堆叠结构设置在第一区域，测试接触结构设置在第二区域的顶面，测试接触结构能够与半导体芯片内的检测电路结构形成测试通路，如此，无需对半导体结构进行平坦化、翻转、制作测试过孔等处理过程即可方便地实现半导体芯片间的电性连接测试，测试过程简单，提高测试效率，降低测试成本。
38、另外，由于测试接触结构设置在堆叠结构的外围，不影响半导体芯片的堆叠过程，因此，在半导体芯片的堆叠过程中，每进行一个半导体芯片的堆叠，均可对该半导体芯片的电性连接进行测试，从而可在半导体结构的制作过程中随时监控每层半导体芯片堆叠的电路连接良率，进一步提高了测试效率。
39、在阅读并理解了附图和详细描述后，可以明白其他方面。
1.一种半导体结构，其特征在于，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，每个所述测试接触结构均包括一个测试垫组，所述测试垫组包括第一测试垫和第二测试垫；
3.根据权利要求2所述的半导体结构，其特征在于，各所述半导体芯片的所述第一检测穿通电极以及各所述半导体芯片的所述第二检测穿通电极的位置均一一对应；
4.根据权利要求3所述的半导体结构，其特征在于，所述转接结构包括设置在所述第一检测穿通电极的远离所述第二检测穿通电极一侧、并沿第一方向间隔排布的n-1个第一转接结构；
5.根据权利要求4所述的半导体结构，其特征在于，所述第一转接结构包括层叠设置的第一转接穿通电极、第二导电线条和第三导电线条，各所述第一转接结构的所述第二导电线条相互间隔设置，各所述第一转接结构的所述第三导电线条相互间隔设置；
6.根据权利要求5所述的半导体结构，其特征在于，沿所述第一方向，第1个所述第一转接结构中的所述第三导电线条延伸至上方半导体芯片的第一检测穿通电极的下方，第k个所述第一转接结构中的所述第三导电线条延伸至上方半导体芯片中第k-1个所述第一转接结构中的所述第一转接穿通电极的下方，k为小于或等于n-1，且大于1的正整数。
7.根据权利要求5所述的半导体结构，其特征在于，同一所述半导体芯片中相邻所述第一转接结构的所述第一转接穿通电极的轴线之间的距离为第一距离a；
8.根据权利要求5所述的半导体结构，其特征在于，所述第二导电线条与所述第一导电线条同层设置。
9.根据权利要求5所述的半导体结构，其特征在于，各所述第一电连接结构与最下方的所述半导体芯片中的所述第一检测穿通电极以及各所述第一转接穿通电极位置一一对应。
10.根据权利要求9所述的半导体结构，其特征在于，所述第一电连接结构包括层叠设置的第四导电线条和导电块，所述导电块位于对应的所述第一检测穿通电极或者所述第一转接穿通电极的下方，所述第四导电线条的一端与所述导电块连接，另一端与所述第一测试垫连接。
11.根据权利要求10所述的半导体结构，其特征在于，所述导电块与所述第一测试垫同层设置。
12.根据权利要求4所述的半导体结构，其特征在于，所述第一方向和所述第二方向共线。
13.根据权利要求12所述的半导体结构，其特征在于，各所述第一测试垫和各所述第二测试垫沿第三方向间隔排布，所述第三方向与所述第一方向平行。
14.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
15.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
