半导体芯片传输设备的制作方法

专利检索2025-05-01  15


本技术涉及电子器件加工,具体为一种半导体芯片传输设备。


背景技术:

1、在对芯片的打线过程中,常采用自动化设备进行生产,通过传输履带对芯片进行传输,可以大大提高生产效率,且保证产品的生产质量。现有的ic芯片贴带大多都为塑合材质,本身还带有微静电,若采用原始的、带接触面积大的贴带托架,且托架又是金属材料的输送装置来输送贴带的话,将会很容易使贴带产生静电,并吸附在托架上,从而造成贴带在输送过程中不顺,继而可能会导致后期ic芯片发生漏贴带或贴带窄的情况,即降低贴带输送装置的使用效率。

2、经检索,中国专利公开号为cn208861833u的专利,公开了一种芯片电容筛选用输送装置,包括主框架、振动盘以及输送带,输送带设置在主框架上,输送带左侧连接分散板,分散板左侧通过出料槽与振动盘相连接,振动盘上方设置有进料漏斗,振动盘与进料漏斗之间设置有离子风机,本实用新型能够有效去除芯片电容输送过程中产生的静电,防止芯片电容粘结、堆叠,同时本实用新型还能够将芯片电容均匀分散在输送带上,从而便于后续的筛选作业,有效提高了芯片电容筛选的速率和质量。

3、但是,上述装置在使用过程中,常常出现芯片划损的情况,且吹散的离子容易重新附着在后端的输送带上,导致静电消除效果欠佳。


技术实现思路

1、本实用新型的目的是提供一种半导体芯片传输设备,该半导体芯片传输设备既保证了静电消除效果,又减小了芯片与其他机构的接触面积,大大减少了芯片划损的情况。

2、为达到上述目的,本实用新型采用的技术方案是:一种半导体芯片传输设备,包括:底座,所述底座的顶部间隔安装有一具有若干个方形孔的支撑架,在此支撑架相对的两个内壁上均设置有一用于传输芯片基板的输送履带,位于两个输送履带之间且沿支撑架的长度方向间隔安装有一上料板;

3、位于方形孔的上方且在相邻两个上料板之间设置有一金属波纹板,位于所述金属波纹板的下方设置有一接地器,所述金属波纹板与接地器之间通过一接地线固定连接。

4、上述技术方案中进一步改进的方案如下:

5、1. 上述方案中,所述金属波纹板具有若干个平台,且位于最高点的平台与上料板平齐。

6、2. 上述方案中,所述金属波纹板为铜波纹板、铝波纹板或铁波纹板。

7、3. 上述方案中,所述底座对应方形孔开设有一通孔。

8、4. 上述方案中,所述上料板为金属板。

9、由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:

10、本实用新型半导体芯片传输设备,其底座的顶部间隔安装有一具有若干个方形孔的支撑架,在此支撑架相对的两个内壁上均设置有一用于传输芯片基板的输送履带,且位于两个输送履带之间且沿支撑架的长度方向间隔安装有一上料板,位于方形孔的上方且在相邻两个上料板之间设置有一金属波纹板,位于金属波纹板的下方设置有一接地器,金属波纹板与接地器之间通过一接地线固定连接,通过支撑架相对侧的两个输送履带对芯片进行传输,且在传输过程中,该芯片的底部会与上料板、金属波纹板接触,将芯片的静电通过金属波纹板、接地线传递至接地器进行释放,保证了静电消除效果,减小了芯片与传输机构之间的接触面积,也降低了芯片的摩擦阻力,又减小了芯片与传输机构之间的接触面积,大大减少了芯片划损的情况。



技术特征:

1.一种半导体芯片传输设备,包括:底座(106),其特征在于:所述底座(106)的顶部间隔安装有一具有若干个方形孔(103)的支撑架(102),在此支撑架(102)相对的两个内壁上均设置有一用于传输芯片基板的输送履带(101),位于两个输送履带(101)之间且沿支撑架(102)的长度方向间隔安装有一上料板(104);

2.根据权利要求1所述的半导体芯片传输设备,其特征在于:所述金属波纹板(105)具有若干个平台(109),且位于最高点的平台(109)与上料板(104)平齐。

3.根据权利要求1所述的半导体芯片传输设备,其特征在于:所述金属波纹板(105)为铜波纹板、铝波纹板或铁波纹板。

4.根据权利要求2所述的半导体芯片传输设备,其特征在于:所述底座(106)对应方形孔(103)开设有一通孔(110)。

5.根据权利要求1所述的半导体芯片传输设备,其特征在于:所述上料板(104)为金属板。


技术总结
本技术公开一种半导体芯片传输设备,包括:底座,底座的顶部间隔安装有一具有若干个方形孔的支撑架,在此支撑架相对的两个内壁上均设置有一用于传输芯片基板的输送履带,且位于两个输送履带之间且沿支撑架的长度方向间隔安装有一上料板,位于方形孔的上方且在相邻两个上料板之间设置有一金属波纹板,位于金属波纹板的下方设置有一接地器,金属波纹板与接地器之间通过一接地线固定连接,金属波纹板具有若干个平台,且位于最高点的平台与上料板平齐,底座对应方形孔开设有一通孔。本技术半导体芯片传输设备既保证了静电消除效果,又减小了芯片与其他机构的接触面积,大大减少了芯片划损的情况。

技术研发人员:马磊,党鹏,杨光,彭小虎,王新刚,庞朋涛
受保护的技术使用者:西安航思半导体有限公司
技术研发日:20231020
技术公布日:2024/5/29
转载请注明原文地址:https://win.8miu.com/read-1153263.html

最新回复(0)