本发明涉及三维高密度封装互连，尤其涉及一种多通道深腔埋置集成微系统及其制作方法和电磁屏蔽结构。
背景技术：
1、通感一体化技术是面向6g的关键技术之一，赋能6g网络从传递信息到感知世界的重大变化。为推动通感一体化技术的发展，轻量化、薄型化、小型化、多功能的射频前端微系统需求变得日益迫切。传统的二维集成技术已不能满足系统对体积、重量的严苛要求，系统集成设计师开始越来越多转向三维集成(3d integration)、系统级集成(systeminpackage)等技术，将射频前端微系统进行高密度集成，实现多通道、多频段、多信号的数模混合集成电路，并且可拼接、积木化的方式实现更大规模的通感一体化系统。但与此同时，随着模拟/射频电路的工作频率朝着毫米波、太赫兹方向提升以及高速数字电路工作速率的不断加快，由三维异构封装高集成引发的电磁耦合问题严重。封装内部不同功能芯片之间的信号完整性(signal integrity,si)、电源完整性(power integrity,pi)、电磁干扰(electromagnetic interference,emi)矛盾突出，并被统称为电磁完整性问题。封装中不同互连信号线如球形阵列、微凸点、垂直通孔等随着工作频段的提高，会因高频寄生效应影响互连线的阻抗匹配。同时，信号会通过封装中的电源分配网络(power distributionnetwork,pdn)结构耦合传输，当其经过封装电感、缝隙、互连线等阻抗不连续结构时，噪声信号会被进一步恶化；经过射频等敏感芯片时，会触发放大器自激、引起锁相环抖动；经过数字芯片时，会增加时序容限、减小噪声容限，增大信号误码率；经过互连信号线时，会产生信号串扰和振铃；经过封装边缘时，会产生电磁辐射向外部电路产生电磁干扰。
2、传统的解决集成系统电磁干扰的方法，往往是在芯片电路或其封装体外增加金属管壳来达到电磁屏蔽的效果，但是这种方法大大增加了体积、重量，无法满足高密度三维系统集成要求。而在之前公开的微系统集成多采用2.5d晶圆级硅基转接板或陶瓷基板进行芯片集成，通道之间、信号之间的隔离利用基板和封帽的金属层来实现，但由于芯片堆叠于基板上方，通道内芯片侧面间的电磁干扰与耦合无法有效解决。
技术实现思路
1、为解决背景技术中存在的技术问题，本发明提出一种多通道深腔埋置集成微系统及其制作方法和电磁屏蔽结构。
2、本发明提出的一种电磁屏蔽结构，包括：盖板和埋置基板；
3、盖板包括板体层、第一金属层和围堰焊层，第一金属层设置在板体层的底面，围堰焊层设置在第一金属层的底面的外围；
4、埋置基板包括衬底层、围堰焊盘层和再布线层；围堰焊盘层设置在衬底层的顶面上与围堰焊层对应处，位于围堰焊盘层内侧的衬底层上开设有多个tsv孔和多个顶面敞口的芯片埋置槽，且每个芯片埋置槽的底部与至少一个tsv孔连通，每个芯片埋置槽的内壁设有第二金属层；
5、再布线层设置在位于围堰焊盘内侧的衬底层的顶面，且再布线层用于覆盖衬底层和芯片；每个tsv孔均设有金属连接柱，金属连接柱与第二金属层电或再布线层内的电子线路对应连接；
6、围堰焊层与围堰焊盘层键合形成电磁屏蔽墙，以使盖板和埋置基板之间形成密封腔。
7、优选地，每个芯片埋置槽的底部与多个tsv孔连通。
8、优选地，板体层采用硅晶圆制成，板体层的厚度范围在50～200μm之间，第一金属层的厚度在1～2μm之间，围堰焊层的厚度范围在30～80μm；
9、衬底层采用硅晶圆制成，衬底层的厚度范围在200～500μm之间，tsv孔径在20～50μm之间，围堰焊盘的厚度范围在10～30μm。
10、优选地，第一金属层和第二金属层均包括ti/cu/ni/au四层金属层；其中，ti层的厚度为100nm，cu层的厚度为0.5～1μm，ni层的厚度为100nm，au层的厚度为100nm。
11、优选地，金属连接柱包括由外到内依次布置的二氧化硅钝化层、溅射金属tan/cu层和铜柱；其中，二氧化硅钝化层的厚度范围为100～300nm，tan/cu层为100nm/300nm。
12、优选地，再布线层包括依次交替堆叠设置的多层再布线介质层和多层再布线金属层。
13、优选地，相邻的两个芯片埋置槽的第二金属层电连接，再布线层覆盖位于衬底层的顶面上的第二金属层；
14、或者，相邻的两个芯片埋置槽的第二金属层处于独立状态。
15、优选地，衬底层的底面还设有阻焊层，衬底层的底面上还设有多个用于与金属连接柱电连接的背面焊盘，阻焊层对应背面焊盘的位置设有镂空的露出区，背面焊盘通过露出区暴露至外界，背面焊盘上焊接有bga球；其中，bga球包括用于传递信号的焊球和接地焊球。
16、本发明还提出了一种多通道深腔埋置集成微系统，包括埋置芯片和如上述任意一项所述的电磁屏蔽结构，埋置芯片埋置在芯片埋置槽内。
17、本发明还提出了一种多通道深腔埋置集成微系统的制作方法，应用于上述任意一项所述的通道深腔埋置集成微系统，包括：
18、提供板体层，在板体层的底面形成第一金属层，并在第一金属层的底面的外围制作围堰焊层，得到盖板；
19、提供衬底层，在衬底层上加工出tsv孔，并在tsv孔形成金属连接柱；然后在衬底层上加工出多个顶面敞口且底部与至少一个tsv孔连通的芯片埋置槽；然后在每个芯片埋置槽的内壁上形成第二金属层，在衬底层的顶面上形成围堰焊盘，得到埋置基板；
20、将芯片埋置在芯片埋置槽内，并在位于围堰焊盘层内侧的衬底层上形成覆盖衬底层和芯片的再布线层，以将芯片信号进行扇出互联；
21、将盖板的围堰焊层与埋置基板的围堰焊盘对准，并利用金属热压键合焊接工艺使盖板的围堰焊层与埋置基板的围堰焊盘进行热压键合形成电磁屏蔽墙，以使盖板和埋置基板之间形成密封腔。
22、优选地，在衬底层上加工出tsv孔，并在tsv孔形成金属连接柱，具体包括：
23、通过光刻和深硅刻蚀在衬底层上加工出tsv孔；
24、依次通过钝化层沉积、金属层沉积和电镀填充在tsv孔中形成金属连接柱。
25、优选地，在衬底层上加工出顶面敞口且底部与至少一个tsv孔连通的芯片埋置槽，具体包括：
26、利用激光加工工艺在衬底层上加工出顶面敞口且底部与至少一个tsv孔连通的芯片埋置槽。
27、优选地，利用激光加工工艺在衬底层上加工出顶面敞口且底部与至少一个tsv孔连通的芯片埋置槽，具体包括；
28、利用高光斑重叠率和阶梯功率激光直接成型方法在衬底层上加工出顶面敞口且底部与至少一个tsv孔连通的芯片埋置槽。
29、优选地，在高光斑重叠率和阶梯功率激光直接成型方法中，激光加工能量为30％～70％，激光频率为42khz，光斑重叠率为50％～80％。
30、优选地，在将盖板与埋置基板键合之后，还包括：
31、对埋置基板的底面进行bga植球封装处理。
32、优选地，对埋置基板的底面进行bga植球封装处理，具体包括：
33、在埋置基板的底面制作背面焊盘和阻焊层；
34、通过bga植球工艺在背面焊盘上制作bga球，bga球包括用于传递信号的焊球和接地焊球。
35、本发明中，所提出的电磁屏蔽结构，通过围堰焊层与围堰焊盘的键合形成电磁屏蔽墙，并在芯片埋置槽的底部设置tsv孔，起到散热及良好接地作用，并能够极大地提高芯片埋置槽的电磁屏蔽效果。在同一电磁屏蔽墙形成的通道内，所需集成的芯片均埋置集成于预先加工的芯片埋置槽中，通过第二金属层、tsv孔中的金属连接柱以及盖板共同实现通道内芯片、传输电路之间的电磁干扰屏蔽；在通道之间，通过围堰焊层与围堰焊盘键合形成的电磁屏蔽墙共同实现通道间的电磁屏蔽。
36、与采用2.5d晶圆级硅基转接板或陶瓷基板进行芯片集成，通道之间、信号之间的隔离利用基板和封帽的金属层来实现的方法相比，本发明能有效解决现有2.5d集成中芯片侧面间的电磁干扰与耦合问题，有利于实现集成度更高、更轻薄且电磁屏蔽效果更好的微系统。而且，与主流的基于金属管壳的电磁屏蔽方法相比，本发明具有微型化、高集成的优势，大大减小了组件的体积、重量。
1.一种电磁屏蔽结构，其特征在于，包括：盖板和埋置基板；
2.根据权利要求1所述的电磁屏蔽结构，其特征在于，每个芯片埋置槽的底部与多个tsv孔连通。
3.根据权利要求1所述的电磁屏蔽结构，其特征在于，板体层采用硅晶圆制成，板体层的厚度范围在50～200μm之间，第一金属层的厚度在1～2μm之间，围堰焊层的厚度范围在30～80μm；
4.根据权利要求1所述的电磁屏蔽结构，其特征在于，相邻的两个芯片埋置槽的第二金属层电连接，再布线层覆盖位于衬底层的顶面上的第二金属层；
5.根据权利要求1所述的电磁屏蔽结构，其特征在于，衬底层的底面还设有阻焊层，衬底层的底面上还设有多个与金属连接柱电连接的背面焊盘，阻焊层对应背面焊盘的位置设有镂空的露出区，背面焊盘通过露出区暴露至外界，背面焊盘上焊接有bga球；其中，bga球包括用于传递信号的焊球和接地焊球。
6.一种多通道深腔埋置集成微系统，其特征在于，包括埋置芯片和如权利要求1-5任意一项所述的电磁屏蔽结构，埋置芯片埋置在芯片埋置槽内。
7.一种多通道深腔埋置集成微系统的制作方法，应用于权利要求6所述的通道深腔埋置集成微系统，其特征在于，包括：
8.根据权利要求7所述的多通道深腔埋置集成微系统的制作方法，其特征在于，在衬底层上加工出tsv孔，并在tsv孔形成金属连接柱，具体包括：
9.根据权利要求7所述的多通道深腔埋置集成微系统的制作方法，其特征在于，在衬底层上加工出顶面敞口且底部与至少一个tsv孔连通的芯片埋置槽，具体包括：
10.根据权利要求6所述的多通道深腔埋置集成微系统的制作方法，其特征在于，在将盖板与埋置基板键合之后，还包括：
