本技术实施例涉及集成电路，特别是涉及一种比较器校准电路、比较器校准方法及芯片。
背景技术：
1、比较器可以比较两个模拟信号的大小，并输出比较得出的二进制信号。最影响比较器电路的比较精度的因素是输入失调电压，输入失调电压主要是由电路中晶体管的失配、电容和电阻的失配，以及电源电压和温度的变化等造成。
2、理想比较器的传输特性曲线的翻转点在零点，而实际比较器的传输特性曲线可能出现偏移，翻转点在输入失调电压的位置。输入失调电压超过一定值后，会导致比较器的输出结果迅速恶化，从而造成比较器精度低的问题。
技术实现思路
1、鉴于上述问题，本技术实施例提出了一种比较器校准电路、比较器校准方法及芯片，以便解决输入失调电压超过一定值后，会导致比较器的输出结果迅速恶化，造成比较器精度低的问题。
2、第一方面，本技术实施例提供一种比较器校准电路，所述比较器校准电路包括：共模电压输入模块、校准控制模块、校准电流产生模块；
3、所述共模电压输入模块与所述校准控制模块电连接；所述共模电压输入模块用于，响应于所述校准控制模块发送的第一控制信号，将共模电压输入目标比较器的差分输入端；
4、所述校准控制模块的输出端与所述校准电流产生模块的输入端电连接；所述校准控制模块用于获取所述目标比较器的差分输出电压，并在所述差分输出电压表征所述目标比较器存在输入失调电压的情况下，向所述校准电流产生模块发送第二控制信号；
5、所述校准电流产生模块用于响应于所述第二控制信号产生校准电流，并将所述校准电流输入所述目标比较器的差分支路；其中，所述差分支路是所述差分输入端所在的支路。
6、可选的，所述校准电流产生模块还与所述共模电压输入模块电连接；所述校准电流产生模块包括校准电压单元和差分对晶体管；
7、所述校准电压单元分别与所述共模电压输入模块、所述校准控制模块和所述差分对晶体管电连接；所述校准电压单元用于响应于所述第二控制信号，根据所述共模电压输入模块传输的所述共模电压产生校准电压，并将所述校准电压传输给所述差分对晶体管；
8、所述差分对晶体管与所述差分支路电连接；所述差分对晶体管用于根据所述校准电压产生所述校准电流，并将所述校准电流输入所述差分支路。
9、可选的，所述校准电压单元包括第一校准子单元和第二校准子单元；
10、所述第一校准子单元分别与所述校准控制模块、所述共模电压输入模块和所述差分对晶体管的控制端电连接；所述第一校准子单元用于响应于所述第二控制信号，根据所述共模电压输入模块传输的所述共模电压产生第一校准电压，并将所述第一校准电压传输给所述差分对晶体管；
11、所述第二校准子单元分别与所述校准控制模块、所述共模电压输入模块和所述差分对晶体管的控制端电连接；所述第二校准子单元用于响应于所述第二控制信号，根据所述共模电压输入模块传输的所述共模电压产生第二校准电压，并将所述第二校准电压传输给所述差分对晶体管；其中，所述第一校准电压和所述第二校准电压不相等。
12、可选的，所述第一校准子单元包括第一开关组件和第一电容组件；
13、所述第一开关组件分别与所述第一电容组件、所述共模电压输入模块和所述校准控制模块电连接；所述第一开关组件用于响应于所述校准控制模块发送的第一控制子信号进入第一状态，以及响应于所述校准控制模块发送的第二控制子信号进入第二状态；其中，所述第二控制信号包括所述第一控制子信号和所述第二控制子信号；
14、所述第一电容组件分别与所述差分对晶体管的控制端电连接；所述第一电容组件用于在所述第一开关组件处于所述第一状态的情况下进入比较前状态，并在所述比较前状态下，根据第一参考电压得到第一电量；
15、所述第一电容组件还用于在所述第一开关组件处于所述第二状态的情况下进入比较时状态，并在所述比较时状态下，根据第二参考电压和所述第一电量得到所述第一校准电压；其中，所述第一参考电压和所述第二参考电压是根据所述共模电压获得的差分参考电压。
16、可选的，所述第二校准子单元包括第二开关组件和第二电容组件；
17、所述第二开关组件分别与所述第二电容组件、所述共模电压输入模块和所述校准控制模块电连接；所述第二开关组件用于响应于所述校准控制模块发送的第三控制子信号进入第三状态，以及响应于所述校准控制模块发送的第四控制子信号进入第四状态；其中，所述第二控制信号包括所述第三控制子信号和所述第四控制子信号；
18、所述第二电容组件分别与所述差分对晶体管的控制端电连接；所述第二电容组件用于在所述第二开关组件处于所述第三状态的情况下进入比较前状态，并在所述比较前状态下，根据第二参考电压得到第二电量；
19、所述第二电容组件还用于，在所述第二开关组件处于所述第四状态的情况下进入比较时状态，并在所述比较时状态下，根据第一参考电压和所述第二电量得到所述第二校准电压；其中，所述第一参考电压和所述第二参考电压是根据所述共模电压获得的差分参考电压。
20、可选的，所述差分对晶体管包括第一晶体管和第二晶体管；
21、所述第一晶体管的控制端与所述校准电压单元的输出端电连接；所述第一晶体管用于根据所述校准电压产生第一校准电流，并将所述第一校准电流输入所述差分支路；
22、所述第二晶体管的控制端与所述校准电压单元的输出端电连接；所述第二晶体管用于根据所述校准电压产生第二校准电流，并将所述第二校准电流输入所述差分支路；其中，所述校准电流包括所述第一校准电流和所述第二校准电流。
23、可选的，所述第一晶体管包括第一nmos管和/或第一pmos管；所述第一nmos管的栅极与所述校准电压单元的输出端电连接；和/或，所述第一pmos管的栅极与校准电压单元的输出端电连接；
24、所述第二晶体管包括第二nmos管和/或第二pmos管；所述第二nmos管的栅极与所述校准电压单元的输出端电连接；和/或，所述第二pmos管的栅极与所述校准电压单元的输出端电连接。
25、可选的，所述共模电压输入模块包括共模电压输入端和开关单元；
26、所述开关单元分别与所述共模电压输入端和所述校准控制模块电连接；所述开关单元用于响应于所述校准控制模块发送的所述第一控制信号进入复位状态，将所述共模电压输入端输入的所述共模电压传输给所述差分输入端；其中，在所述复位状态下，所述差分输入端短接所述共模电压输入端。
27、第二方面，本技术实施例提供了一种比较器校准方法，应用于如第一方面所述的比较器电路，所述方法包括：
28、响应于校准控制模块发送的第一控制信号，将共模电压输入目标比较器的差分输入端；
29、获取所述目标比较器的差分输出电压，并在所述差分输出电压表征所述目标比较器存在输入失调电压的情况下，向校准电流产生模块发送第二控制信号；
30、响应于所述第二控制信号产生校准电流，并将所述校准电流输入所述目标比较器的差分支路。
31、第三方面，本技术实施例提供了一种芯片，所述芯片包括如第一方面所述的比较器校准电路。
32、在本技术实施例中，通过共模电压输入模块响应于校准控制模块发送的第一控制信号，将共模电压输入目标比较器的差分输入端，这样使得目标比较器可以对从差分输入端输入的共模电压进行比较，实际应用中，若目标比较器不存在输入失调电压，则目标比较器输出的比较结果应为共模电压相等，也即目标比较器的差分输出电压应该为零，然后通过校准控制模块获取目标比较器的差分输出电压，并在差分输出电压表征目标比较器存在输入失调电压的情况下，向校准电流产生模块发送第二控制信号，通过校准电流产生模块响应于第二控制信号产生校准电流，并将校准电流输入目标比较器的差分支路，由于差分支路是差分输入端所在的支路，通过校准电流可以对目标比较器的差分支路中的电流大小进行调节，目标比较器的输入失调电压是差分支路存在电流差的等效情况，因此，通过校准电流对目标比较器的差分支路中的电流大小进行调节，可以降低差分支路的电流差，从而等效为降低目标比较器的输入失调电压，也即对比较器的输入失调电压进行校准，可以提高比较器的输出精度。
1.一种比较器校准电路(10)，其特征在于，所述比较器校准电路(10)包括：共模电压输入模块(101)、校准控制模块(102)和校准电流产生模块(103)；
2.根据权利要求1所述的比较器校准电路(10)，其特征在于，所述校准电流产生模块(103)还与所述共模电压输入模块(101)电连接；所述校准电流产生模块(103)包括校准电压单元(1031)和差分对晶体管(1032)；
3.根据权利要求2所述的比较器校准电路(10)，其特征在于，所述校准电压单元(1031)包括第一校准子单元(10311)和第二校准子单元(10312)；
4.根据权利要求3所述的比较器校准电路(10)，其特征在于，所述第一校准子单元(10311)包括第一开关组件(10311a)和第一电容组件(10311b)；
5.根据权利要求3所述的比较器校准电路(10)，其特征在于，所述第二校准子单元(10312)包括第二开关组件(10312a)和第二电容组件(10312b)；
6.根据权利要求2所述的比较器校准电路(10)，其特征在于，所述差分对晶体管(1032)包括第一晶体管(10321)和第二晶体管(10322)；
7.根据权利要求6所述的比较器校准电路(10)，其特征在于，所述第一晶体管(10321)包括第一nmos管和/或第一pmos管；所述第一nmos管的栅极与所述校准电压单元(1031)的输出端电连接；和/或，所述第一pmos管的栅极与校准电压单元(1031)的输出端电连接；
8.根据权利要求1-7任一所述的比较器校准电路(10)，其特征在于，所述共模电压输入模块(101)包括共模电压输入端(1011)和开关单元(1012)；
9.一种比较器校准方法，其特征在于，应用于如权利要求1-8任一所述的比较器校准电路(10)；所述方法包括：
10.一种芯片，其特征在于，所述芯片包括如权利要求1-8任一所述的比较器校准电路(10)。
