本申请涉及半导体集成电路制造，具体涉及一种高压完全隔离型ldmos器件及其制造方法。
背景技术：
1、随着功率集成电路的发展，bcd工艺已经成为主流的功率器件制备技术被广泛应用在汽车行业，如减排，节能，先进驾驶辅助系统，增强个性化和舒适性等领域以及应用于医疗，如超声波成像和高级电源管理控制等。ldmos(横向扩散金属氧化物半导体)因其具有耐高压、高增益、低失真以及工艺的兼容性和设计效率方面的优势等诸多优点而成为了bcd工艺的核心器件。
2、完全隔离型ldmos与传统ldmos相比，其允许漏端和隔离端电压偏置存在差异，并且在不同的隔离端偏置电压下，能够保证器件电学特性的稳定性，更贴合电源集成电路的应用操作。
3、但是目前的完全隔离型ldmos器件难以满足较高工作电压的需求，即要求ldmos既要满足电路系统之间的高电压隔离，又要满足漏端和隔离端之间的高电压隔离，这对完全隔离型ldmos器件结构设计提出了高要求。
4、在传统的完全隔离型ldmos技术中，通常制作横向三极管以形成结隔离，但是这种结隔离的方法往往会形成低阻抗通路从而导致结击穿风险，为了避免横向结击穿问题，只能通过增加结间距的方式来解决，最终芯片面积将大大增加。
技术实现思路
1、本申请提供了一种高压完全隔离型ldmos器件及其制造方法，可以解决相关技术中形成低阻抗通路导致结击穿风险。
2、为了解决背景技术中所述的技术问题，本申请的第一方面提供一种高压完全隔离型ldmos器件，所述高压完全隔离型ldmos器件包括：第一掺杂类型半导体基底层、位于所述第一掺杂类型半导体基底层中的第二掺杂类型埋层和形成于所述第二掺杂类型埋层上的第一掺杂类型外延层，所述第二掺杂类型埋层的表层形成器件结构；
3、所述器件结构外周的第一掺杂类型外延层中形成第一深沟槽隔离环，所述第一深沟槽隔离环包括第一深沟槽、填充在所述第一深沟槽中的第二掺杂类型多晶硅和覆盖所述第一深沟槽两侧内壁上的第一隔离氧化层；所述第一深沟槽延伸至所述第二掺杂类型埋层中，所述第二掺杂类型多晶硅的底端与所述第二掺杂类型埋层接触；
4、所述第一深沟槽隔离环外形成第二深沟槽隔离环，所述第二深沟槽隔离环包括第二深沟槽、填充在所述第二深沟槽中的第一掺杂类型多晶硅和覆盖所述第二深沟槽两侧内壁上的第二隔离氧化层；所述第二深沟槽延伸至所述第一掺杂类型半导体基底层中，所述第一掺杂类型多晶硅的底端与所述第一掺杂类型半导体基底层接触。
5、可选地，所述第一掺杂类型外延层中还形成第一掺杂类型调整层，所述第一掺杂类型调整层与所述器件结构的底面接触。
6、可选地，所述第一掺杂类型调整层的厚度为8um至12um。
7、可选地，所述第一掺杂类型调整层的宽度为所述第一深沟槽隔离环限定区域的宽度一致。
8、可选地，所述器件结构包括形成于所述第一掺杂类型外延层表层的第一漂移区、第二漂移区和第一掺杂类型高压阱区，所述第一漂移区和第二漂移区分别位于所述第一掺杂类型高压阱区相间隔的两侧；
9、第一栅极结构跨接在所述第一漂移区与所述第一掺杂类型高压阱区之间，第二栅极结构跨接在所述第一掺杂类型高压阱区与所述第二漂移区之间。
10、可选地，所述第一漂移区与所述第二漂移区均为第二掺杂类型。
11、可选地，所述第二深沟槽隔离环的环宽为所述第一深沟槽隔离环环宽的两倍。
12、可选地，所述第二掺杂类型埋层的宽度与所述第二深沟槽隔离环限定区域的宽度一致。
13、为了解决背景技术中的技术问题，本申请的第二方面提供一种高压完全隔离型ldmos器件的制造方法，所述高压完全隔离型ldmos器件包括：
14、提供第一掺杂类型半导体基底层；
15、通过等离子掺杂工艺在所述第一掺杂类型半导体基底层中注入第二导电类型杂质形成第二掺杂类型埋层；
16、通过外延工艺在所述第一掺杂类型半导体基底层上生长形成第一掺杂类型外延层；
17、在所述第一掺杂类型外延层的表层中制作形成器件结构；
18、刻蚀形成第一深沟槽和第二深沟槽；所述第一深沟槽位于包围所述器件结构外周的第一掺杂类型外延层中，所述第一深沟槽的底端延伸至所述第二掺杂类型埋层中；所述第二深沟槽包围所述第一深沟槽，所述第二深沟槽从所述第一掺杂类型外延层的上表面向下延伸至所述第一掺杂类型半导体基底层中；
19、在所述第一深沟槽的两侧内壁和第二深沟槽的两侧内壁上分别生长形成第一隔离氧化层和第二隔离氧化层；
20、刻蚀去除位于所述第一深沟槽底端的第一隔离氧化层和位于所述第二深沟槽底端的第二隔离氧化层；
21、在所述第一深沟槽中填充形成第二掺杂类型多晶硅，在所述第二深沟槽中填充形成第一掺杂类型多晶硅。
22、可选地，所述通过外延工艺在所述第一掺杂类型半导体基底层上生长形成第一掺杂类型外延层的步骤完成后，在所述第一掺杂类型外延层的表层中制作形成器件结构的步骤进行前还进行以下步骤：
23、通过等离子掺杂工艺在所述第一掺杂类型外延层中注入第一导电类型杂质形成第一掺杂类型调整层。
24、可选地，所述第一掺杂类型调整层的厚度为8um至12um。
25、可选地，所述第一掺杂类型调整层的宽度为所述第一深沟槽隔离环限定区域的宽度一致。
26、可选地，所述第二深沟槽隔离环的环宽为所述第一深沟槽隔离环的两倍。
27、可选地，所述第二掺杂类型埋层的宽度与所述第二深沟槽隔离环限定区域的宽度一致。
28、本申请技术方案，至少包括如下优点：本申请的第二掺杂类型埋层由第一深沟槽隔离环电连接引出，第一掺杂类型半导体基底层由第二深沟槽隔离环电连接引出，第一深沟槽隔离环的第一隔离氧化层和第二深沟槽隔离环的第二隔离氧化层作为耐压层，规避了形成寄生管和低阻抗通路的问题，即避免了器件结击穿的风险，同时使得整个器件的尺寸都显著缩小，既节省了芯片面积。
1.一种高压完全隔离型ldmos器件，其特征在于，所述高压完全隔离型ldmos器件包括：第一掺杂类型半导体基底层、位于所述第一掺杂类型半导体基底层中的第二掺杂类型埋层和形成于所述第二掺杂类型埋层上的第一掺杂类型外延层，所述第二掺杂类型埋层的表层形成器件结构；
2.如权利要求1所述的高压完全隔离型ldmos器件，其特征在于，所述第一掺杂类型外延层中还形成第一掺杂类型调整层，所述第一掺杂类型调整层与所述器件结构的底面接触。
3.如权利要求2所述的高压完全隔离型ldmos器件，其特征在于，所述第一掺杂类型调整层的厚度为8um至12um。
4.如权利要求2所述的高压完全隔离型ldmos器件，其特征在于，所述第一掺杂类型调整层的宽度为所述第一深沟槽隔离环限定区域的宽度一致。
5.如权利要求1所述的高压完全隔离型ldmos器件，其特征在于，所述器件结构包括形成于所述第一掺杂类型外延层表层的第一漂移区、第二漂移区和第一掺杂类型高压阱区，所述第一漂移区和第二漂移区分别位于所述第一掺杂类型高压阱区相间隔的两侧；
6.如权利要求5所述的高压完全隔离型ldmos器件，其特征在于，所述第一漂移区与所述第二漂移区均为第二掺杂类型。
7.如权利要求1所述的高压完全隔离型ldmos器件，其特征在于，所述第二深沟槽隔离环的环宽为所述第一深沟槽隔离环环宽的两倍。
8.如权利要求1所述的高压完全隔离型ldmos器件，其特征在于，所述第二掺杂类型埋层的宽度与所述第二深沟槽隔离环限定区域的宽度一致。
9.一种高压完全隔离型ldmos器件的制造方法，其特征在于，所述高压完全隔离型ldmos器件包括：
10.如权利要求9所述的高压完全隔离型ldmos器件的制造方法，其特征在于，所述通过外延工艺在所述第一掺杂类型半导体基底层上生长形成第一掺杂类型外延层的步骤完成后，在所述第一掺杂类型外延层的表层中制作形成器件结构的步骤进行前还进行以下步骤：
11.如权利要求10所述的高压完全隔离型ldmos器件的制造方法，其特征在于，所述第一掺杂类型调整层的厚度为8um至12um。
12.如权利要求10所述的高压完全隔离型ldmos器件的制造方法，其特征在于，所述第一掺杂类型调整层的宽度为所述第一深沟槽隔离环限定区域的宽度一致。
13.如权利要求9所述的高压完全隔离型ldmos器件的制造方法，其特征在于，所述第二深沟槽隔离环的环宽为所述第一深沟槽隔离环的两倍。
14.如权利要求9所述的高压完全隔离型ldmos器件的制造方法，其特征在于，所述第二掺杂类型埋层的宽度与所述第二深沟槽隔离环限定区域的宽度一致。
