本发明属于太赫兹信号源领域，具体地说是一种基于cmos工艺的太赫兹信号源电路。
背景技术：
1、随着通信系统的快速发展，对通信频带的需求逐步由毫米波向太赫兹波发展，太赫兹波具有携带能量低、带宽大和速率高等众多优点，对太赫兹波的探索已经成为当前研究的热点。
2、目前，产生太赫兹信号的方式主要有两种方式，一种是直接工作在高频的太赫兹振荡器，这种方式不需要通过外部信号注入，结构简单，但是输出功率较低、相位噪声较差；另外一种方式是通过多次倍频的方式产生太赫兹信号，相位噪声较好，但是需要外部输入信号，芯片成本较高。太赫兹信号是太赫兹系统的心脏，如何产生低成本、高输出功率和低相位噪声的太赫兹信号成为当前的难点。
3、硅基（cmos）频率源因其集成度高，成本低以及易于量产的优势太赫兹信号源研究的一个重要方向，因此，基于硅基工艺产生太赫兹信号具有广阔的商业价值，但是硅基工艺产生的太赫兹信号存在输出功率较低、相位噪声差的缺点。
技术实现思路
1、本发明的目的，是要提供一种基于cmos工艺的太赫兹信号源电路，以解决现有技术中硅基工艺产生太赫兹信号的输出功率低和相位噪声差的技术问题。
2、本发明为实现上述目的，所采用的技术方法如下：
3、一种基于cmos工艺的太赫兹信号源电路，包括耦合振荡模块、驱动级放大模块、注入锁定三倍频模块、二倍频模块和功率合成模块，耦合振荡模块的信号输出端与驱动级放大模块的信号输入端连接，驱动级放大模块的信号输出端与注入锁定三倍频模块的信号输入端，注入锁定三倍频模块的信号输出端与二倍频模块的信号输入端，二倍频模块的信号输出端与功率合成模块的信号输入端连接。
4、作为限定：耦合振荡模块是由第一子振荡器和第二子振荡器相互耦合而成，第一子振荡器包括第一晶体管、第二晶体管、第一可变电容、第二可变电容、第一电感、第二电感和第一尾电流源，第一晶体管的源极和第二晶体管的源极均与第一尾电流源的一端连接，第一尾电流源的另一端接地，第一晶体管的漏极分别与第二晶体管的栅极、第一可变电容的一端、第一电感的一端和第一信号输出端连接，第二晶体管的漏极分别与第一晶体管的栅极、第二可变电容的一端、第二电感的一端和第二信号输出端连接，第一电感的另一端和第二电感的另一端共同连接供电电源，第一可变电容的另一端和第二可变电容的另一端共同连接可调电压；第二子振荡器包括第三晶体管、第四晶体管、第三可变电容、第四可变电容、第三电感、第四电感和第二尾电流源，第三晶体管的源极和第四晶体管的源极均与第二尾电流源的一端连接，第二尾电流源的另一端接地，第三晶体管的漏极分别与第四晶体管的栅极、第三可变电容的一端、第三电感的一端和第三信号输出端连接，第四晶体管的漏极分别与第三晶体管的栅极、第四可变电容的一端、第四电感的一端和第四信号输出端连接，第三电感的另一端和第四电感的另一端共同连接供电电源，第三可变电容的另一端和第四可变电容的另一端共同连接可调电压；第一晶体管的漏极与第五电感的一端连接，第五电感的另一端与第三晶体管的漏极连接，第二晶体管的漏极与第六电感的一端连接，第六电感的另一端与第三晶体管的漏极连接。
5、作为限定：驱动级放大模块包括电路结构相同的第一驱动放大电路和第二驱动放大电路，每个驱动放大电路均包括第一变压器、第二变压器、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一中和电容和第二中和电容，第一变压器次级线圈的一端分别与第五晶体管的栅极和第一中和电容的一端连接，第一变压器次级线圈的另一端分别与第六晶体管的栅极和第二中和电容的一端连接，第一变压器次级线圈的中心抽头连接第一偏置电压，第五晶体管的源极和第六晶体管的源极共同接地，第五晶体管的漏极分别与第二中和电容的另一端和第七晶体管的源极连接，第六晶体管的漏极分别与第一中和电容的另一端和第八晶体管的源极连接，第七晶体管的栅极和第八晶体管的栅极共同连接第二偏置电压，第七晶体管的漏极连接第二变压器初级线圈的一端，第八晶体管的漏极连接第二变压器初级线圈的另一端，第二变压器初级线圈的中心抽头连接供电电源；第一驱动放大电路第一变压器初级线圈的两个信号输入端，以及第二驱动放大电路第一变压器初级线圈的两个信号输入端，分别作为驱动级放大模块的四个信号输入端与耦合振荡模块的四个信号输出端连接；第一驱动放大电路第二变压器次级线圈的两个信号输出端，以及第二驱动放大电路第二变压器次级线圈的两个信号输出端，分别作为驱动级放大模块的四个信号输出端。
6、作为限定：注入锁定三倍频模块包括电路结构相同的第一注入锁定三倍频器和第二注入锁定三倍频器，每个注入锁定三倍频器均由谐波信号产生器、核心振荡器和输出缓冲单元构成，谐波信号产生器包括第九晶体管、第十二晶体管和第三尾电流源，核心振荡器包括第十晶体管、第十一晶体管、第五可变电容、第六可变电容、第七电感、第八电感和第四尾电流源，输出缓冲单元包括第十三晶体管、第十四晶体管、第九电感、第十电感和第五尾电流源；第九晶体管的源极和第十二晶体管的源极均与第三尾电流源的一端连接，第三尾电流源的另一端接地，第十晶体管的漏极分别与第九晶体管的漏极、第十一晶体管的栅极、第五可变电容的一端、第七电感的一端和第十四晶体管的栅极连接，第十一晶体管的漏极分别与第十二晶体管的漏极、第十晶体管的栅极、第六可变电容的一端、第八电感的一端和第十三晶体管的栅极连接，第十一晶体管的源极和第十二晶体管的源极均与第四尾电流源的一端连接，第四尾电流源的另一端接地，第五可变电容的另一端和第六可变电容的另一端共同连接可调电压，第十三晶体管的源极和第十四晶体管的源极均与第五尾电流源的一端连接，第五尾电流源的另一端接地，第十三晶体管的漏极与第九电感的一端连接，第十四晶体管的漏极与第十电感的一端连接，第七电感的另一端、第八电感的另一端、第九电感的另一端和第十电感的另一端共同连接供电电源；第一注入锁定三倍频器第九晶体管栅极的信号输入端和第十二晶体管栅极的信号输入端，以及第二注入锁定三倍频器第九晶体管栅极的信号输入端和第十二晶体管栅极的信号输入端，分别作为注入锁定三倍频模块的四个信号输入端与驱动级放大模块的四个信号输出端连接，第一注入锁定三倍频器第十三晶体管漏极的信号输出端和第十四晶体管漏极的信号输出端,以及第二注入锁定三倍频器第十三晶体管漏极的信号输出端和第十四晶体管漏极的信号输出端，分别作为注入锁定三倍频模块的四个信号输出端。
7、作为限定：二倍频模块包括电路结构相同的第一高增益二倍频器和第二高增益二倍频器，每个高增益二倍频器均包括功率放大器和双推二倍频器，功率放大器包括第三变压器、第四变压器、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第三中和电容和第四中和电容，双推二倍频器包括第一隔直电容、第二隔直电容、第三隔直电容、第十九晶体管、第十二晶体管、第一电阻、第二电阻、第十一电感、第十二电感和第十三电感；第三变压器次级线圈的一端分别与第三中和电容的一端和第十五晶体管的栅极连接，第三变压器次级线圈的另一端分别与第四中和电容的一端和第十六晶体管的栅极连接，第三变压器次级线圈的中心抽头连接第三偏置电压，第十五晶体管的源极和第十六晶体管的源极共同接地，第十五晶体管的漏极分别与第四中和电容的另一端和第十七晶体管的源极连接，第十六晶体管的漏极分别与第三中和电容的另一端和第十八晶体管的源极连接，第十七晶体管的源极和第十八晶体管的源极共同连接第四偏置电压，第十七晶体管的漏极连接第四变压器初级线圈的一端，第十八晶体管的漏极连接第四变压器初级线圈的另一端，第四变压器初级线圈的中心抽头连接电源电压，第四变压器次级线圈的一端与第一隔直电容的一端连接，第四变压器次级线圈的另一端与第二隔直电容的一端连接，第一隔直电容的另一端分别与第一电阻的一端和第十九晶体管的栅极连接，第二隔直电容的另一端分别与第二电阻的一端和第二十晶体管的栅极连接，第一电阻的另一端和第二电阻的另一端共同连接第五偏置电压，第十九晶体管的源极和第二十晶体管的源极共同接地，第十九晶体管的漏极与第十一电感的一端连接，第二十晶体管的漏极与第十二电感的一端连接，第十一电感的另一端和第十二电感的另一端共同连接电源电压，第十九晶体管的漏极和第二十晶体管的漏极共同连接第十三电感的一端，第十三电感的另一端与第三隔直电容的一端连接；第一高增益二倍频器第三变压器初级线圈的两个信号输入端，以及第二高增益二倍频器第三变压器初级线圈的两个信号输入端，分别作为二倍频模块的四个信号输入端与注入锁定三倍频模块的四个信号输出端连接；第一高增益二倍频器第三隔直电容的信号输出端和第二高增益二倍频器第三隔直电容的信号输出端分别作为二倍频模块的两个信号输出端。
8、作为限定：二倍频模块的信号输出端与功率合成模块的信号输入端连接，功率合成模块包括威尔金森功率合成器，功率合成模块的一个信号输入端与第四隔直电容的一端连接，功率合成模块的另一个信号输入端与第五隔直电容的一端连接，第四隔直电容的另一端和第五隔直电容的另一端分别与威尔金森功率合成器的两个输入端口连接，威尔金森功率合成器的信号输出端用于输出太赫兹信号；威尔金森功率合成器的输入线和输出线均采用共面波导传输线。
9、本发明由于采用了上述方案，与现有技术相比，所取得的有益效果是：
10、（1）本发明提供的一种基于cmos工艺的太赫兹信号源电路，通过耦合振荡模块产生相位噪声优良的低频信号，再通过驱动级放大模块放大信号和提高前后级电路的隔离度，之后依次通过注入锁定三倍频模块实现信号的三倍频和二倍频模块，输出两路信号，最后通过一个功率合成模块将两路信号进行功率合成，能够在不需要外部信号注入的情况下，直接输出功率高和相位噪声低的太赫兹信号；
11、（2）本发明提供的一种基于cmos工艺的太赫兹信号源电路，耦合振荡模块通过两个相同的子振荡器相互耦合而成，两个子谐振腔并联连接，谐振腔的等效电感值为原来的一半，但是谐振腔的品质因数保持不变，能够有效地降低振荡器的相位噪声；通过设置第一尾电流源和第二尾电流源分别为两个子振荡器提供稳定的直流偏置，降低了功耗和相位噪声；驱动级放大模块采用两路相同的驱动放大电路，放大耦合振荡模块产生的四路差分信号，并提高前后级电路的隔离度；通过采用第一中和电容和第二中和电容，提高了电路的增益和稳定性；
12、（3）本发明提供的一种基于cmos工艺的太赫兹信号源电路，注入锁定倍频模块采用两个注入锁定倍频器，降低了相位噪声，并增大了输出功率；输出缓冲单元为共源级放大器，能够形成良好的输入输出隔离，同时也能够提高信号的输出摆幅；
13、（4）本发明提供的一种基于cmos工艺的太赫兹信号源电路，高增益二倍频器均包括功率放大器和双推二倍频器，通过在注入锁定三倍频器和双推二倍频器中间引入功率放大器，保证了后级输出具有足够的增益和输出功率；第五偏置电压通过第一电阻和第一电阻分别为第十九晶体管和第二十晶体管提供合适的偏置电压，第十三电感和第三隔直电容在二次谐波处谐振，能够有效地增加二次谐波输出功率，通过功率放大器放大后的二路差分信号再经双推二倍频器后，奇次谐波分量相互抵消，偶次谐波分量相互增强，从而实现了频率的倍增；
14、（5）本发明提供的一种基于cmos工艺的太赫兹信号源电路，功率合成模块包括威尔金森功率合成器，输入线和输出线均为共面波导传输线，能够有效地降低信号在高频下的损耗。
15、本发明适用于太赫兹信号的产生。
1.一种基于cmos工艺的太赫兹信号源电路，其特征在于，包括耦合振荡模块、驱动级放大模块、注入锁定三倍频模块、二倍频模块和功率合成模块，耦合振荡模块的信号输出端与驱动级放大模块的信号输入端连接，驱动级放大模块的信号输出端与注入锁定三倍频模块的信号输入端，注入锁定三倍频模块的信号输出端与二倍频模块的信号输入端，二倍频模块的信号输出端与功率合成模块的信号输入端连接。
2.根据权利要求1所述的一种基于cmos工艺的太赫兹信号源电路，其特征在于，耦合振荡模块是由第一子振荡器和第二子振荡器相互耦合而成，第一子振荡器包括第一晶体管、第二晶体管、第一可变电容、第二可变电容、第一电感、第二电感和第一尾电流源，第一晶体管的源极和第二晶体管的源极均与第一尾电流源的一端连接，第一尾电流源的另一端接地，第一晶体管的漏极分别与第二晶体管的栅极、第一可变电容的一端、第一电感的一端和第一信号输出端连接，第二晶体管的漏极分别与第一晶体管的栅极、第二可变电容的一端、第二电感的一端和第二信号输出端连接，第一电感的另一端和第二电感的另一端共同连接供电电源，第一可变电容的另一端和第二可变电容的另一端共同连接可调电压；第二子振荡器包括第三晶体管、第四晶体管、第三可变电容、第四可变电容、第三电感、第四电感和第二尾电流源，第三晶体管的源极和第四晶体管的源极均与第二尾电流源的一端连接，第二尾电流源的另一端接地，第三晶体管的漏极分别与第四晶体管的栅极、第三可变电容的一端、第三电感的一端和第三信号输出端连接，第四晶体管的漏极分别与第三晶体管的栅极、第四可变电容的一端、第四电感的一端和第四信号输出端连接，第三电感的另一端和第四电感的另一端共同连接供电电源，第三可变电容的另一端和第四可变电容的另一端共同连接可调电压；第一晶体管的漏极与第五电感的一端连接，第五电感的另一端与第三晶体管的漏极连接，第二晶体管的漏极与第六电感的一端连接，第六电感的另一端与第三晶体管的漏极连接。
3.根据权利要求1或2所述的一种基于cmos工艺的太赫兹信号源电路，其特征在于，驱动级放大模块包括电路结构相同的第一驱动放大电路和第二驱动放大电路，每个驱动放大电路均包括第一变压器、第二变压器、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一中和电容和第二中和电容，第一变压器次级线圈的一端分别与第五晶体管的栅极和第一中和电容的一端连接，第一变压器次级线圈的另一端分别与第六晶体管的栅极和第二中和电容的一端连接，第一变压器次级线圈的中心抽头连接第一偏置电压，第五晶体管的源极和第六晶体管的源极共同接地，第五晶体管的漏极分别与第二中和电容的另一端和第七晶体管的源极连接，第六晶体管的漏极分别与第一中和电容的另一端和第八晶体管的源极连接，第七晶体管的栅极和第八晶体管的栅极共同连接第二偏置电压，第七晶体管的漏极连接第二变压器初级线圈的一端，第八晶体管的漏极连接第二变压器初级线圈的另一端，第二变压器初级线圈的中心抽头连接供电电源；第一驱动放大电路第一变压器初级线圈的两个信号输入端，以及第二驱动放大电路第一变压器初级线圈的两个信号输入端，分别作为驱动级放大模块的四个信号输入端与耦合振荡模块的四个信号输出端连接；第一驱动放大电路第二变压器次级线圈的两个信号输出端，以及第二驱动放大电路第二变压器次级线圈的两个信号输出端，分别作为驱动级放大模块的四个信号输出端。
4.根据权利要求1或2所述的一种基于cmos工艺的太赫兹信号源电路，其特征在于，注入锁定三倍频模块包括电路结构相同的第一注入锁定三倍频器和第二注入锁定三倍频器，每个注入锁定三倍频器均由谐波信号产生器、核心振荡器和输出缓冲单元构成，谐波信号产生器包括第九晶体管、第十二晶体管和第三尾电流源，核心振荡器包括第十晶体管、第十一晶体管、第五可变电容、第六可变电容、第七电感、第八电感和第四尾电流源，输出缓冲单元包括第十三晶体管、第十四晶体管、第九电感、第十电感和第五尾电流源；第九晶体管的源极和第十二晶体管的源极均与第三尾电流源的一端连接，第三尾电流源的另一端接地，第十晶体管的漏极分别与第九晶体管的漏极、第十一晶体管的栅极、第五可变电容的一端、第七电感的一端和第十四晶体管的栅极连接，第十一晶体管的漏极分别与第十二晶体管的漏极、第十晶体管的栅极、第六可变电容的一端、第八电感的一端和第十三晶体管的栅极连接，第十一晶体管的源极和第十二晶体管的源极均与第四尾电流源的一端连接，第四尾电流源的另一端接地，第五可变电容的另一端和第六可变电容的另一端共同连接可调电压，第十三晶体管的源极和第十四晶体管的源极均与第五尾电流源的一端连接，第五尾电流源的另一端接地，第十三晶体管的漏极与第九电感的一端连接，第十四晶体管的漏极与第十电感的一端连接，第七电感的另一端、第八电感的另一端、第九电感的另一端和第十电感的另一端共同连接供电电源；第一注入锁定三倍频器第九晶体管栅极的信号输入端和第十二晶体管栅极的信号输入端，以及第二注入锁定三倍频器第九晶体管栅极的信号输入端和第十二晶体管栅极的信号输入端，分别作为注入锁定三倍频模块的四个信号输入端与驱动级放大模块的四个信号输出端连接，第一注入锁定三倍频器第十三晶体管漏极的信号输出端和第十四晶体管漏极的信号输出端,以及第二注入锁定三倍频器第十三晶体管漏极的信号输出端和第十四晶体管漏极的信号输出端，分别作为注入锁定三倍频模块的四个信号输出端。
5.根据权利要求1或2所述的一种基于cmos工艺的太赫兹信号源电路，其特征在于，二倍频模块包括电路结构相同的第一高增益二倍频器和第二高增益二倍频器，每个高增益二倍频器均包括功率放大器和双推二倍频器，功率放大器包括第三变压器、第四变压器、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第三中和电容和第四中和电容，双推二倍频器包括第一隔直电容、第二隔直电容、第三隔直电容、第十九晶体管、第十二晶体管、第一电阻、第二电阻、第十一电感、第十二电感和第十三电感；第三变压器次级线圈的一端分别与第三中和电容的一端和第十五晶体管的栅极连接，第三变压器次级线圈的另一端分别与第四中和电容的一端和第十六晶体管的栅极连接，第三变压器次级线圈的中心抽头连接第三偏置电压，第十五晶体管的源极和第十六晶体管的源极共同接地，第十五晶体管的漏极分别与第四中和电容的另一端和第十七晶体管的源极连接，第十六晶体管的漏极分别与第三中和电容的另一端和第十八晶体管的源极连接，第十七晶体管的源极和第十八晶体管的源极共同连接第四偏置电压，第十七晶体管的漏极连接第四变压器初级线圈的一端，第十八晶体管的漏极连接第四变压器初级线圈的另一端，第四变压器初级线圈的中心抽头连接电源电压，第四变压器次级线圈的一端与第一隔直电容的一端连接，第四变压器次级线圈的另一端与第二隔直电容的一端连接，第一隔直电容的另一端分别与第一电阻的一端和第十九晶体管的栅极连接，第二隔直电容的另一端分别与第二电阻的一端和第二十晶体管的栅极连接，第一电阻的另一端和第二电阻的另一端共同连接第五偏置电压，第十九晶体管的源极和第二十晶体管的源极共同接地，第十九晶体管的漏极与第十一电感的一端连接，第二十晶体管的漏极与第十二电感的一端连接，第十一电感的另一端和第十二电感的另一端共同连接电源电压，第十九晶体管的漏极和第二十晶体管的漏极共同连接第十三电感的一端，第十三电感的另一端与第三隔直电容的一端连接；第一高增益二倍频器第三变压器初级线圈的两个信号输入端，以及第二高增益二倍频器第三变压器初级线圈的两个信号输入端，分别作为二倍频模块的四个信号输入端与注入锁定三倍频模块的四个信号输出端连接；第一高增益二倍频器第三隔直电容的信号输出端和第二高增益二倍频器第三隔直电容的信号输出端分别作为二倍频模块的两个信号输出端。
6.根据权利要求1或2所述的一种基于cmos工艺的太赫兹信号源电路，其特征在于，二倍频模块的信号输出端与功率合成模块的信号输入端连接，功率合成模块包括威尔金森功率合成器，功率合成模块的一个信号输入端与第四隔直电容的一端连接，功率合成模块的另一个信号输入端与第五隔直电容的一端连接，第四隔直电容的另一端和第五隔直电容的另一端分别与威尔金森功率合成器的两个输入端口连接，威尔金森功率合成器的信号输出端用于输出太赫兹信号；威尔金森功率合成器的输入线和输出线均采用共面波导传输线。
