本发明属于存储器数据处理，具体涉及一种ddr phy中数据字对齐方法。
背景技术：
1、参考图1，图1是ddr（double data rate，双倍数据速率存储器）的控制器、dimm（dual-inline-memory-modules，双列直插式存储模块）和ddr phy（double data ratephysical layer，ddr控制器物理层）接口之间的通信示意图。ddr的控制器通过dfi bus（digital facility interface bus，数字设备接口总线）与ddr phy接口通信。dimm包括多个dram（dynamic random access memory，动态随机存取存储器），每个dram对应一个字节通道（bety line）。ca bus（cmd addr bus，命令地址总线）信号是ddr控制器通过ddr phy接口传输至dimm的命令控制信号，包含时钟、命令和地址。
2、通常在ddr数据线布线时，会优先保证每个字节的dq（data input/output，数据输入/输出）与各自的dqs（data strobe，数据选通信号），dm（data mask，数据掩码）等长，而不同字节通道的dq布线长度就会有差异，这样就可能会导致当ddr phy芯片在处理来自ddr颗粒返回的读取数据时，不同字节通道的数据可能会出现不对齐的情况，导致ddr控制器收到的读数据出错；因此很有必要对不同dqs字节的数据作对齐处理。
技术实现思路
1、为了解决现有技术中存在的上述问题，本发明提供了一种ddr phy中数据字对齐方法。本发明要解决的技术问题通过以下技术方案实现：
2、本发明提供了一种ddr phy中数据字对齐方法包括：
3、s100，针对dimm中的每个dram对应的字节通道，生成一个标志数据有效的valid信号；
4、s200，将所有字节通道对应的valid信号作与操作产生valid_and信号；
5、s300，对所有字节通道对应的valid信号作或操作产生valid_or信号；
6、s400，根据每个字节通道对应的valid信号、valid_and信号和valid_or信号的不同情况，将字节通道传输的数据作对齐处理以使所有字节通道传输的数据对齐。
7、有益效果：
8、本发明提供了一种ddr phy中数据字对齐方法，包括针对dimm中的每个dram对应的字节通道，生成一个标志数据有效的valid信号；将所有字节通道对应的valid信号作与操作产生valid_and信号；对所有字节通道对应的valid信号作或操作产生valid_or信号；根据每个字节通道对应的valid信号、valid_and信号和valid_or信号的不同情况，将字节通道传输的数据作处理以使所有字节通道传输的数据对齐。本发明通过简单逻辑解决了ddr布线时，不同字节通道之间的走线的延时差异，导致的数据采样不对齐的错误风险，有效的提高了系统稳定性。同时本发明为ddr布线提供了更大的布线长度裕量，使得不同dqs的字节通道之间最大延时差异phy_clk的1个时钟周期，方便硬件工程师很容易实现pcb（printed circuit board，印刷电路板）布线。
9、以下将结合附图及实施例对本发明做进一步详细说明。
1.一种ddr phy中数据字对齐方法，其特征在于，包括：
2.根据权利要求1所述的ddr phy中数据字对齐方法，其特征在于，所述dimm包括多个dram，每个dram对应一个字节通道，dram的数据通过字节通道均双向传输经过ddr phy接口，达到ddr控制器。
3.根据权利要求1所述的ddr phy中数据字对齐方法，其特征在于，s100包括：
4.根据权利要求3所述的ddr phy中数据字对齐方法，其特征在于，s140包括：
5.根据权利要求3所述的ddr phy中数据字对齐方法，其特征在于，s400包括：
6.根据权利要求5所述的ddr phy中数据字对齐方法，其特征在于，所述如果valid信号和valid_or信号为1，valid_and信号为0，则表示当前字节通道的数据提前于valid信号为0的字节通道的数据，对当前字节通道的数据执行对齐操作包括：
7.根据权利要求1所述的ddr phy中数据字对齐方法，其特征在于，所述字节通道传输的dq和dqs的比例为8:1，8个比特为1个字节。
