本公开涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
背景技术：
1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
2、dram等半导体结构中包括阵列区域以及位于阵列区域外部的外围区域，所述阵列区域包括呈阵列排布的多个所述存储单元。所述半导体结构中还包括用于隔离所述阵列区域内部相邻的所述存储单元的第一隔离结构、以及用于隔离所述阵列区域与所述外围区域的第二隔离结构。但是，由于第一隔离结构和第二隔离结构制程工艺的限制，导致所述第一隔离结构和/或所述第二隔离结构处出现漏电，影响所述半导体结构的性能。
3、因此，如何减少隔离结构中的漏电，从而改善半导体结构的性能，是当前亟待解决的技术问题。
技术实现思路
1、本公开一些实施例提供了一种半导体结构及其形成方法，用于减少隔离结构中漏电，改善半导体结构的性能。
2、根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步骤：
3、提供衬底，所述衬底上包括存储区域，所述存储区域包括多个有源区、以及位于相邻所述有源区之间的第一沟槽；
4、形成覆盖所述第一沟槽内壁的第一隔离层；
5、形成覆盖所述第一隔离层表面且填充满所述第一沟槽的第二隔离层；
6、去除部分的所述第二隔离层，暴露部分的所述第一沟槽；
7、形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层，所述第三隔离层的介电常数小于所述第二隔离层的介电常数。
8、在一些实施例中，形成覆盖所述第一沟槽内壁的第一隔离层的步骤包括：
9、交替采用原子层沉积工艺和原位水汽生长工艺于所述第一沟槽的内壁形成所述第一隔离层。
10、在一些实施例中，所述衬底上还包括外围区域、以及位于所述存储区域与所述外围区域之间的第二沟槽；形成覆盖所述第一沟槽内壁的第一隔离层的步骤包括：
11、沉积第一隔离材料于所述衬底上，形成覆盖所述第一沟槽内壁的所述第一隔离层、并同时形成覆盖所述第二沟槽内壁的第一介质层。
12、在一些实施例中，所述存储区域包括沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第一方向延伸，所述第一沟槽位于沿所述第一方向相邻的有源区之间，所述存储区域还包括位于沿所述第二方向相邻的所述有源区之间的第三沟槽，所述第一沟槽的深度大于所述第三沟槽的深度、且所述第一沟槽的内径大于所述第三沟槽的内径，所述第一方向和所述第二方向均平行于所述衬底的顶面，且所述第一方向与所述第二方向相交；形成覆盖所述第一沟槽内壁的第一隔离层的步骤包括：
13、沉积第一隔离材料于所述衬底上，形成连续覆盖所述第一沟槽的内壁且填充满所述第三沟槽的所述第一隔离层、并同时形成覆盖所述第二沟槽内壁的第一介质层。
14、在一些实施例中，所述第二沟槽的内径大于所述第一沟槽的内径；形成覆盖所述第一隔离层表面且填充满所述第一沟槽的第二隔离层的步骤包括：
15、沉积第二隔离材料于所述衬底上，形成覆盖所述第一隔离层表面且填充满所述第一沟槽的第二隔离层、并同时形成覆盖所述第一介质层表面且未填充满所述第二沟槽的第二介质层。
16、在一些实施例中，去除部分的所述第二隔离层，暴露部分的所述第一沟槽的步骤包括：
17、去除部分的所述第二隔离层、并去除部分的所述第二介质层，暴露部分的所述第一沟槽和部分的所述第一隔离层、并暴露部分的所述第二沟槽和所述第一介质层，且暴露的所述第二沟槽的深度大于暴露的所述第一沟槽的深度。
18、在一些实施例中，去除部分的所述第二隔离层，暴露部分的所述第一沟槽的步骤包括：
19、去除部分的所述第二隔离层、并去除全部的所述第二介质层，暴露部分的所述第一沟槽和部分的所述第一隔离层、并暴露所述第二沟槽和全部的所述第一介质层。
20、在一些实施例中，去除部分所述第二隔离层后，所述第一沟槽内保留的所述第二隔离层的顶面具有第一凹陷；
21、去除部分所述第二介质层后，所述第二沟槽内保留的所述第二介质层的顶面具有第二凹陷。
22、在一些实施例中，形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层的步骤包括：
23、沉积第三隔离材料于所述衬底上，形成至少填充满所述第一沟槽并覆盖所述第二隔离层的顶面的第三隔离层、并同时形成填充满所述第二沟槽并覆盖所述第二介质层的顶面的第三介质层。
24、在一些实施例中，所述第三隔离层的顶面具有与所述第一凹陷对应的第三凹陷，所述第一凹陷的底端与所述第三凹陷的底端之间的距离大于或者等于所述第一凹陷的底端与所述第一沟槽的侧壁之间的距离；
25、所述第三介质层的顶面具有与所述第二凹陷对应的第四凹陷，所述第二凹陷的底端与所述第四凹陷的底端之间的距离大于或者等于所述第二凹陷的底端与所述第二沟槽的侧壁之间的距离。
26、在一些实施例中，所述第三隔离层还位于部分所述衬底顶面的上方，所述第三介质层还位于部分所述衬底顶面的上方；
27、所述第一凹陷的底端与所述第一沟槽的侧壁之间的距离大于或者等于所述第三隔离层的顶面与所述衬底的顶面之间的距离；
28、所述第二凹陷的底端与所述第二沟槽的侧壁之间的距离大于或者等于所述第三介质层的顶面与所述衬底的顶面之间的距离。
29、在一些实施例中，去除部分所述第二隔离层后，所述第一沟槽内保留的所述第二隔离层的顶面具有第一凹陷；形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层的步骤包括：
30、沉积第三隔离材料于所述衬底上，形成至少填充满所述第一沟槽并覆盖所述第二隔离层的顶面的第三隔离层、并同时形成填充满所述第二沟槽并覆盖所述第一介质层的表面的第三介质层。
31、在一些实施例中，所述第三隔离层的顶面具有与所述第一凹陷对应的第三凹陷，所述第一凹陷的底端与所述第三凹陷的底端之间的距离大于或者等于所述第一凹陷的底端与所述第一沟槽的侧壁之间的距离；
32、所述第三介质层的顶面具有与所述第二沟槽的底面对应的第五凹陷，所述第五凹陷的底端与所述第二沟槽的底面之间的距离大于或者等于所述第五凹陷的底端与所述第二沟槽的侧壁之间的距离。
33、在一些实施例中，形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层的步骤包括：
34、采用原子层沉积工艺形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层。
35、在一些实施例中，形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层之后，还包括如下步骤：
36、形成覆盖部分所述衬底和所述第三隔离层的第一盖层；
37、平坦化处理所述第一盖层。
38、根据另一些实施例，本公开还提供了一种半导体结构，包括：
39、衬底，所述衬底上包括存储区域，所述存储区域包括多个有源区、以及位于相邻所述有源区之间的第一沟槽；
40、第一隔离结构，至少位于所述第一沟槽内，所述第一隔离结构包括第一隔离层、第二隔离层和第三隔离层，所述第一隔离层覆盖所述第一沟槽的内壁，所述第二隔离层覆盖部分所述第一隔离层，所述第三隔离层至少部分位于所述第一沟槽内且位于所述第二隔离层的顶面上并覆盖部分所述第一隔离层，所述第三隔离层的介电常数小于所述第二隔离层的介电常数。
41、在一些实施例中，所述第二隔离层的顶面具有第一凹陷，所述第三隔离层的顶面具有与所述第一凹陷对应的第三凹陷；
42、所述第一凹陷的底端与所述第三凹陷的底端之间的距离大于或者等于所述第一凹陷的底端与所述第一沟槽的侧壁之间的距离。
43、在一些实施例中，所述衬底上还包括外围区域、以及位于所述存储区域与所述外围区域之间的第二沟槽，所述第二沟槽的内径大于所述第一沟槽的内径；所述半导体结构还包括：
44、第二隔离结构，至少位于所述第二沟槽内，所述第二隔离结构包括第一介质层、第二介质层和第三介质层，所述第一介质层覆盖所述第二沟槽的内壁，所述第二介质层覆盖部分所述第一介质层，所述第三介质层位于所述第二介质层的顶面上并覆盖部分所述第一介质层，所述第二介质层的材料与所述第二隔离层的材料相同，所述第三介质层的材料与所述第三隔离层的材料相同。
45、在一些实施例中，所述第二介质层的顶面具有第二凹陷，所述第三介质层的顶面具有与所述第二凹陷对应的第四凹陷；
46、所述第二凹陷的底端与所述第四凹陷的底端之间的距离大于或者等于所述第二凹陷的底端与所述第二沟槽的侧壁之间的距离。
47、在一些实施例中，所述衬底上还包括外围区域、以及位于所述存储区域与所述外围区域之间的第二沟槽，所述第二沟槽的内径大于所述第一沟槽的内径；所述半导体结构还包括：
48、第二隔离结构，至少位于所述第二沟槽内，所述第二隔离结构包括第一介质层和第三介质层，所述第一介质层覆盖所述第二沟槽的内壁，所述第三介质层覆盖所述第一介质层并填充满所述第二沟槽，所述第三介质层的材料与所述第三隔离层的材料相同。
49、在一些实施例中，所述第三介质层的顶面具有与所述第二沟槽的底面对应的第五凹陷，所述第五凹陷的底端与所述第二沟槽的底面之间的距离大于或者等于所述第五凹陷的底端与所述第二沟槽的侧壁之间的距离。
50、在一些实施例中，所述存储区域包括沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第一方向延伸，所述第一沟槽位于沿所述第一方向相邻的有源区之间，所述存储区域还包括位于沿所述第二方向相邻的所述有源区之间的第三沟槽，所述第一沟槽的深度大于所述第三沟槽的深度、且所述第一沟槽的内径大于所述第三沟槽的内径，所述第一方向和所述第二方向均平行于所述衬底的顶面，且所述第一方向与所述第二方向相交；
51、所述第一隔离层填充满所述第三沟槽。
52、在一些实施例中，所述第三隔离层的材料与所述第一隔离层的材料相同；或者，
53、所述第三隔离层的介电常数小于所述第一隔离层的介电常数。
54、本公开一些实施例提供的半导体结构及其形成方法，通过在存储区域内相邻的有源区之间的第一沟槽内，填充包括第一隔离层、第二隔离层和第三隔离层的第一隔离结构，且所述第一隔离层、所述第二隔离层和所述第三隔离层沿垂直于所述衬底的顶面的方向依次堆叠，所述第三隔离层的介电常数小于所述第二隔离层的介电常数，从而在确保所述第一沟槽内填充的所述第一隔离结构的电性隔离效果的同时，还能够降低所述第一隔离结构的寄生电容效应，从而减少在所述第一隔离结构处出现漏电问题，提高了半导体结构的制造良率，并实现了对半导体结构电性能的改善。
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成覆盖所述第一沟槽内壁的第一隔离层的步骤包括：
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底上还包括外围区域、以及位于所述存储区域与所述外围区域之间的第二沟槽；
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述存储区域包括沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第一方向延伸，所述第一沟槽位于沿所述第一方向相邻的有源区之间，所述存储区域还包括位于沿所述第二方向相邻的所述有源区之间的第三沟槽，所述第一沟槽的深度大于所述第三沟槽的深度、且所述第一沟槽的内径大于所述第三沟槽的内径，所述第一方向和所述第二方向均平行于所述衬底的顶面，且所述第一方向与所述第二方向相交；形成覆盖所述第一沟槽内壁的第一隔离层的步骤包括：
5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第二沟槽的内径大于所述第一沟槽的内径；形成覆盖所述第一隔离层表面且填充满所述第一沟槽的第二隔离层的步骤包括：
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，去除部分的所述第二隔离层，暴露部分的所述第一沟槽的步骤包括：
7.根据权利要求5所述的半导体结构的形成方法，其特征在于，去除部分的所述第二隔离层，暴露部分的所述第一沟槽的步骤包括：
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，去除部分所述第二隔离层后，所述第一沟槽内保留的所述第二隔离层的顶面具有第一凹陷；
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层的步骤包括：沉积第三隔离材料于所述衬底上，形成至少填充满所述第一沟槽并覆盖所述第二隔离层的顶面的第三隔离层、并同时形成填充满所述第二沟槽并覆盖所述第二介质层的顶面的第三介质层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述第三隔离层的顶面具有与所述第一凹陷对应的第三凹陷，所述第一凹陷的底端与所述第三凹陷的底端之间的距离大于或者等于所述第一凹陷的底端与所述第一沟槽的侧壁之间的距离；
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第三隔离层还位于部分所述衬底顶面的上方，所述第三介质层还位于部分所述衬底顶面的上方；
12.根据权利要求7所述的半导体结构的形成方法，其特征在于，去除部分所述第二隔离层后，所述第一沟槽内保留的所述第二隔离层的顶面具有第一凹陷；形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层的步骤包括：
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第三隔离层的顶面具有与所述第一凹陷对应的第三凹陷，所述第一凹陷的底端与所述第三凹陷的底端之间的距离大于或者等于所述第一凹陷的底端与所述第一沟槽的侧壁之间的距离；
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层的步骤包括：采用原子层沉积工艺形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成至少位于所述第一沟槽内且至少覆盖所述第二隔离层的第三隔离层之后，还包括如下步骤：
16.一种半导体结构，其特征在于，包括：
17.根据权利要求16所述的半导体结构，其特征在于，所述第二隔离层的顶面具有第一凹陷，所述第三隔离层的顶面具有与所述第一凹陷对应的第三凹陷；
18.根据权利要求16所述的半导体结构，其特征在于，所述衬底上还包括外围区域、以及位于所述存储区域与所述外围区域之间的第二沟槽，所述第二沟槽的内径大于所述第一沟槽的内径；所述半导体结构还包括：
19.根据权利要求18所述的半导体结构，其特征在于，所述第二介质层的顶面具有第二凹陷，所述第三介质层的顶面具有与所述第二凹陷对应的第四凹陷；
20.根据权利要求16所述的半导体结构，其特征在于，所述衬底上还包括外围区域、以及位于所述存储区域与所述外围区域之间的第二沟槽，所述第二沟槽的内径大于所述第一沟槽的内径；所述半导体结构还包括：
21.根据权利要求20所述的半导体结构，其特征在于，所述第三介质层的顶面具有与所述第二沟槽的底面对应的第五凹陷，所述第五凹陷的底端与所述第二沟槽的底面之间的距离大于或者等于所述第五凹陷的底端与所述第二沟槽的侧壁之间的距离。
22.根据权利要求16所述的半导体结构，其特征在于，所述存储区域包括沿第一方向和第二方向呈阵列排布的多个有源区，且所述有源区沿所述第一方向延伸，所述第一沟槽位于沿所述第一方向相邻的有源区之间，所述存储区域还包括位于沿所述第二方向相邻的所述有源区之间的第三沟槽，所述第一沟槽的深度大于所述第三沟槽的深度、且所述第一沟槽的内径大于所述第三沟槽的内径，所述第一方向和所述第二方向均平行于所述衬底的顶面，且所述第一方向与所述第二方向相交；
23.根据权利要求16所述的半导体结构，其特征在于，所述第三隔离层的材料与所述第一隔离层的材料相同；或者，
