本申请涉及集成电路设计领域，尤其涉及一种基于模数转换器的校准电路、方法、设备及存储介质。
背景技术：
1、对于时间交织adc(analog to digital converter，模数转换器)产生的失调不匹配、增益不匹配和采样时刻不匹配等杂散，常见做法是采用额外的数字校准算法电路去校准。而随着时间交织adc中的子adc增加，对应的校准电路也在增加，以致于校准电路所需校准功耗可能与主电路功耗相当，甚至超过主电路功耗。
技术实现思路
1、本申请的主要目的在于提供一种基于模数转换器的校准电路、方法、设备及存储介质，旨在解决如何降低时间交织模数转换器的功耗的技术问题。
2、为实现上述目的，本申请提供一种基于模数转换器的校准电路，包括：
3、模数转换器；
4、数据处理模块，所述数据处理模块与所述模数转换器连接；
5、动态匹配校准模块，所述动态匹配校准模块分别与所述模数转换器和所述数据处理模块连接；
6、时钟产生模块，所述时钟产生模块分别与所述数据处理模块和所述动态匹配校准模块连接；
7、其中，所述模数转换器用于将模拟输入端发送的模拟信号转换为第一数字信号，并将所述第一数字信号发送至所述数据处理模块；
8、所述动态匹配校准模块用于获取时钟产生模块中生成的时钟信号，并根据所述时钟信号对所述模数转换器进行复制，根据复制的所述模数转换器将所述模拟信号转换为第二数字信号，并将所述第二数字信号发送至所述数据处理模块；
9、所述数据处理模块用于交替接收所述第一数字信号，并穿插接收所述第二数字信号，得到目标数字信号，输出所述目标数字信号。
10、此外，为实现上述目的，本申请还提供一种基于模数转换器的校准方法，应用于上述的基于模数转换器的校准电路，包括：
11、将模拟输入端发送的模拟信号转换为第一数字信号；
12、根据接收到的时钟信号对所述模数转换器进行复制，根据复制的所述模数转换器将所述模拟信号转换为第二数字信号；
13、控制所述数据处理模块交替接收所述第一数字信号，并穿插接收所述第二数字信号，得到目标数字信号，输出所述目标数字信号。
14、此外，为实现上述目的，本申请还提供一种设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的基于模数转换器的校准程序，所述基于模数转换器的校准程序配置为实现如上述的基于模数转换器的校准方法的步骤。
15、此外，为实现上述目的，本申请还提供一种存储介质，所述存储介质上存储有基于模数转换器的校准程序，所述基于模数转换器的校准程序被处理器执行时实现如上述的基于模数转换器的校准方法的步骤。
16、本申请通过在基于模数转换器的校准电路中设置与模拟信号输入端口连接的模数转换器，与模数转换器连接的数据处理模块，以及与数据处理模块连接的时钟产生模块，并增加与数据处理模块、模数转换器和时钟产生模块连接的动态匹配校准模块，去除传统时间交织模数转换器电路中功耗较大的数字校准算法电路，使得上述校准电路相比较于利用数字校准算法电路进行校准的电路，所消耗的功耗更低；并且将模拟输入端发送的模拟信号转换为第一数字信号，并将第一数字信号发送至数据处理模块；动态匹配校准模块用于获取时钟产生模块中生成的时钟信号，并根据时钟信号对模数转换器进行复制，根据复制的模数转换器将模拟信号转换为第二数字信号，并将第二数字信号发送至数据处理模块，而无需通过数字校准算法电路就可以将模数转换器之间的杂散转换为噪声进行处理，进而消除杂散；然后数据处理模块用于交替接收第一数字信号，并穿插接收第二数字信号，得到目标数字信号，输出所述目标数字信号，达到校准数字信号的目的，并且去除了数字算法校准电路的开销，减少了校准所需的功耗，使得时间交织模数转换器中的校准电路功耗降低，避免了时间交织模数转换器功耗过高的现象发生。
1.一种基于模数转换器的校准电路，其特征在于，包括：
2.如权利要求1所述的基于模数转换器的校准电路，其特征在于，所述动态匹配校准模块包括校准模块，所述校准模块与所述数据处理模块连接，其中，所述校准模块用于根据复制的所述模数转换器将所述模拟信号转换为第二数字信号，并将所述第二数字信号发送至所述数据处理模块。
3.如权利要求2所述的基于模数转换器的校准电路，其特征在于，所述动态匹配校准模块还包括随机时钟选择模块，所述随机时钟选择模块分别与所述数据处理模块、所述时钟产生模块、所述校准模块和所述模数转换器连接，其中，所述随机时钟选择模块用于获取所述时钟产生模块中生成的时钟信号，并根据所述时钟信号对所述模数转换器进行复制。
4.如权利要求3所述的基于模数转换器的校准电路，其特征在于，所述随机时钟选择模块包括选择电路，所述选择电路分别与所述校准模块、所述数据处理模块和所述时钟产生模块连接，其中，所述选择电路用于获取所述时钟产生模块生成的时钟信号，并根据预设的控制信号在所有所述时钟信号中选择至少一个所述时钟信号，并对选择的所述时钟信号对应的模数转换器进行复制，其中所述控制信号包括由所述选择电路或所述数据处理模块生成的随机码。
5.如权利要求3所述的基于模数转换器的校准电路，其特征在于，所述随机时钟选择模块还包括延时单元，所述延时单元分别与所述模数转换器和所述时钟产生模块连接，其中，所述延时单元用于将所述时钟产生模块产生的时钟信号经过延时处理得到所述模数转换器对应的时钟信号，并发送至所述模数转换器，以供所述模数转换器基于所述时钟信号将模拟输入端发送的模拟信号转换为第一数字信号。
6.如权利要求1所述的基于模数转换器的校准电路，其特征在于，所述模数转换器的数量为多个，各所述模数转换器之间并联连接。
7.如权利要求1所述的基于模数转换器的校准电路，其特征在于，所述时钟产生模块用于产生每个所述模数转换器对应的时钟信号，并将所述时钟信号发送至所述动态匹配校准模块。
8.一种基于模数转换器的校准方法，其特征在于，应用于如权利要求1-7任一项所述的基于模数转换器的校准电路，包括：
9.一种设备，其特征在于，所述设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的基于模数转换器的校准程序，所述基于模数转换器的校准程序配置为实现如权利要求8所述的基于模数转换器的校准方法的步骤。
10.一种存储介质，其特征在于，所述存储介质上存储有基于模数转换器的校准程序，所述基于模数转换器的校准程序被处理器执行时实现如权利要求8所述的基于模数转换器的校准方法的步骤。
