本公开涉及半导体，涉及但不限于一种半导体结构及其形成方法。
背景技术：
1、动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体结构，由若干个存储单元所组成。dram的发展追求高速度，高集成密度，低功耗等，随着半导体制造技术的飞速发展，半导体结构朝着更高的元件密度，以及更高的集成度的方向发展。
2、然而随着半导体结构的密度提高，工艺流程中dram关键尺寸的缩小，因此dram很容易出现电学性能变差的问题，导致dram的工作可靠性降低。
技术实现思路
1、有鉴于此，本公开的主要目的在于提供一种半导体结构及其形成方法。
2、为达到上述目的，本公开的技术方案是这样实现的：
3、本公开实施例提供一种半导体结构的形成方法，所述形成方法包括：
4、提供基底，所述基底中设置有多个有源区；
5、去除部分所述基底以在所述基底中形成凹槽，所述凹槽暴露部分所述有源区；
6、形成覆盖所述凹槽侧壁的隔离结构，所述隔离结构包括第一隔离层、第一牺牲层和第二隔离层；
7、在所述凹槽中形成位线接触结构；
8、在所述位线接触结构上形成位线结构；
9、去除所述第一牺牲层以在所述第一隔离层和所述第二隔离层之间形成气隙；
10、形成覆盖所述位线结构的介质层，且所述介质层覆盖所述隔离结构的上缘及侧壁以密封所述气隙。
11、上述方案中，所述在所述凹槽中形成位线接触结构，包括：
12、在与所述有源区对应的区域上形成第一导电层，所述第一导电层填充于所述凹槽内且所述第一导电层的顶部高于所述隔离结构的顶部；对所述第一导电层进行回刻蚀，以形成位线接触结构，所述隔离结构的顶部高于所述位线接触结构的顶部。
13、上述方案中，所述隔离结构的顶部与所述位线接触结构的顶部的高度差为所述隔离结构的高度的1/4至1/3。
14、上述方案中，所述在所述位线接触结构上形成位线结构，包括：
15、形成覆盖所述位线接触结构的位线堆叠结构；所述位线堆叠结构包括连接层、第二导电层和第三隔离层；
16、在所述位线堆叠结构上形成掩膜层，所述掩膜层在所述基底上的投影与多个所述有源区相交且覆盖所述位线接触结构在所述基底上的投影；
17、通过所述掩膜层对所述位线堆叠结构进行刻蚀，以形成位线结构。
18、上述方案中，所述对所述第一导电层进行回刻蚀，以形成位线接触结构的同时，还包括：
19、去除部分所述第一牺牲层，在所述第一隔离层和所述第二隔离层之间形成初始气隙，保留的所述第一牺牲层的顶部平齐于或高于所述位线接触结构的顶部。
20、上述方案中，所述形成覆盖所述位线接触结构的位线堆叠结构，包括：
21、形成保形覆盖所述位线接触结构的所述连接层，且所述连接层覆盖所述隔离结构的上缘和侧壁以密封所述初始气隙；
22、形成覆盖所述连接层的所述第二导电层；
23、形成覆盖所述第二导电层的所述第三隔离层。
24、上述方案中，所述通过所述掩膜层对所述位线堆叠结构进行刻蚀，以形成位线结构，包括：
25、通过所述掩膜层依次对所述第三隔离层、所述第二导电层和所述连接层进行刻蚀，形成位线结构，并暴露出所述隔离结构的上缘。
26、上述方案中，所述形成覆盖所述凹槽侧壁的隔离结构，包括：
27、形成覆盖所述凹槽内壁的所述第一隔离层，并刻蚀去除所述凹槽底部的所述第一隔离层；
28、形成覆盖所述第一隔离层和所述凹槽底部的所述第一牺牲层，并刻蚀去除所述凹槽底部的所述第一牺牲层；
29、形成覆盖所述第一牺牲层和所述凹槽底部的所述第二隔离层，并刻蚀去除所述凹槽底部的所述第二隔离层。
30、上述方案中，所述第一牺牲层的材料包括多晶硅。
31、上述方案中，去除部分所述基底以在所述基底中形成凹槽之前，包括：
32、在所述基底表面形成第一绝缘层、第三导电层和第二绝缘层；
33、图案化所述第一绝缘层、所述第三导电层和所述第二绝缘层，以暴露部分所述基底；
34、在所述凹槽中形成位线接触结构时，还包括：去除所述第二绝缘层。
35、上述方案中，在所述位线接触结构上形成位线结构，包括：
36、形成覆盖所述位线接触结构和所述第三导电层的位线堆叠结构；所述位线堆叠结构包括连接层、第二导电层和第三隔离层；
37、在所述位线堆叠结构上形成掩膜层，所述掩膜层在所述基底上的投影与多个所述有源区相交且覆盖所述位线接触结构在所述基底上的投影；
38、通过所述掩膜层对所述位线堆叠结构及所述第三导电层进行刻蚀，以形成位线结构。
39、本公开实施例还提供了一种半导体结构，包括：
40、基底，所述基底中设置有多个有源区；
41、位线接触结构，所述位线接触结构位于所述有源区上；
42、隔离结构，所述隔离结构至少覆盖所述位线接触结构的侧壁；所述隔离结构包括第一隔离层、第二隔离层以及位于所述第一隔离层和所述第一隔离层之间的气隙；
43、位线结构，所述位线结构位于所述位线接触结构上；
44、介质层，所述介质层覆盖所述位线结构，且所述介质层覆盖所述隔离结构的上缘及侧壁并密封所述气隙。
45、上述方案中，所述气隙的顶部高于所述位线接触结构的顶部。
46、上述方案中，所述气隙的顶部与所述位线接触结构的顶部的高度差为所述气隙的高度的1/4至1/3。
47、上述方案中，所述位线结构包括位于所述位线接触结构的顶部的连接层和第二导电层，所述连接层还位于所述第二导电层与所述隔离结构之间。
48、本公开实施例提供了一种半导体结构的形成方法，该形成方法在隔离结构中形成气隙，有效了提高隔离结构的绝缘性能，以降低位线接触结构之间或者位线结构之间的耦合效应、寄生电容，从而提高半导体结构可靠性。
1.一种半导体结构的形成方法，其特征在于，所述形成方法包括：
2.根据权利要求1所述的形成方法，其特征在于，所述在所述凹槽中形成位线接触结构，包括：
3.根据权利要求2所述的形成方法，其特征在于，所述隔离结构的顶部与所述位线接触结构的顶部的高度差为所述隔离结构的高度的1/4至1/3。
4.根据权利要求1所述的形成方法，其特征在于，所述在所述位线接触结构上形成位线结构，包括：
5.根据权利要求4所述的形成方法，其特征在于，所述对所述第一导电层进行回刻蚀，以形成位线接触结构的同时，还包括：
6.根据权利要求5所述的形成方法，其特征在于，所述形成覆盖所述位线接触结构的位线堆叠结构，包括：
7.根据权利要求4所述的形成方法，其特征在于，所述通过所述掩膜层对所述位线堆叠结构进行刻蚀，以形成位线结构，包括：
8.根据权利要求1所述的形成方法，其特征在于，所述形成覆盖所述凹槽侧壁的隔离结构，包括：
9.根据权利要求1所述的形成方法，其特征在于，所述第一牺牲层的材料包括多晶硅。
10.根据权利要求1所述的形成方法，其特征在于，去除部分所述基底以在所述基底中形成凹槽之前，包括：
11.根据权利要求10所述的形成方法，其特征在于，在所述位线接触结构上形成位线结构，包括：
12.一种半导体结构，其特征在于，包括：
13.根据权利要求12所述的半导体结构，其特征在于，所述气隙的顶部高于所述位线接触结构的顶部。
14.根据权利要求12所述的半导体结构，其特征在于，所述气隙的顶部与所述位线接触结构的顶部的高度差为所述气隙的高度的1/4至1/3。
15.根据权利要求12所述的半导体结构，其特征在于，所述位线结构包括位于所述位线接触结构的顶部的连接层和第二导电层，所述连接层还位于所述第二导电层与所述隔离结构之间。
