本发明涉及半导体制造领域，尤其涉及一种半导体芯片的表面处理方法。
背景技术：
1、半导体生产制造领域中，抗静电放电(esd)是不可忽视的一个重要性能指标。因而多通常采用esd材料，、各种辅助资材的接地线安装来进行防静电放电处理，以保障半导体生产的顺利进行。然而，在半导体芯片在后续的实际工作过程中，常出现对静电放电现象估计不足的情况，半导体芯片的镍铁线圈而在半导体在后续的实际工作过程中，所产生的静电现象估计不足，从而使内部的镍铁线圈在半导体工作中被容易被静电击穿，从而缩短半导体芯片的使用寿命。
2、因此，有必要提供一种半导体芯片的表面处理方法以克服以上缺陷。
技术实现思路
1、本发明的目的在于提供一种半导体芯片的表面处理方法，经处理后的半导体芯片的基体以及线圈部分上均形成具有良好抗静电性能的碳涂层，从而提高半导体芯片的抗静电放电性能，尤其是线圈部分不容易被静电击穿。
2、为实现上述目的，本发明提供一种半导体芯片的表面处理方法，所述半导体芯片包括基体以及形成于局部的所述基体上的线圈部分，所述表面处理方法包括：
3、第一掩膜覆盖于所述半导体芯片上，所述第一掩膜包括第一镂空区域以及第一遮挡区域，所述第一遮挡区域覆盖所述线圈部分，所述第一镂空区域使未形成所述线圈部分的所述基体暴露在外；
4、在所述第一镂空区域上沉积第一碳涂层；
5、移除所述第一掩膜，采用第二掩膜覆盖于所述半导体芯片上，所述第二掩膜包括第二镂空区域以及第二遮挡区域，所述第二遮挡区域覆盖于所述第一碳涂层，所述第二镂空区域使所述线圈部分暴露在外；以及
6、在所述第二镂空区域上沉积第二碳涂层。
7、与现有技术相比，本发明首先采用第一掩膜在未形成所述线圈部分的基体上沉积形成第一碳涂层，继而采用第二掩膜在线圈部分上沉积形成第二碳涂层，由此，分别在半导体芯片的不同表面上形成抗静电材料，使得半导体芯片的整体抗静电放电性能得以明显提高；而且，本发明的方法简单易操作，适于工业上广泛推广。
8、较佳地，沉积所述第一碳涂层和所述第二碳涂层的工艺包括：在氩气氛围下，控制气体压力为9至12毫托，使用碳靶，并控制功率为400-600w，工作电压为-20至-100v。
9、较佳地，沉积所述第一碳涂层和所述第二碳涂层的时间为20-25分钟。
10、较佳地，所述第一碳涂层的沉积厚度为1.5nm-3.0nm。
11、较佳地，所述第二碳涂层被沉积以使所述线圈部分的表面的电阻不低于6欧姆。
12、较佳地，所述线圈部分为镍铁材料。
1.一种半导体芯片的表面处理方法，所述半导体芯片包括基体以及形成于局部的所述基体上的线圈部分，其特征在于，所述表面处理方法包括：
2.如权利要求1所述的表面处理方法，其特征在于，沉积所述第一碳涂层和所述第二碳涂层的工艺包括：在氩气氛围下，控制气体压力为9至12毫托，使用碳靶，并控制功率为400-600w，工作电压为-20至-100v。
3.如权利要求2所述的表面处理方法，其特征在于：沉积所述第一碳涂层和所述第二碳涂层的时间为20-25分钟。
4.如权利要求1所述的表面处理方法，其特征在于：所述第一碳涂层的沉积厚度为1.5nm-3.0nm。
5.如权利要求1所述的表面处理方法，其特征在于：所述第二碳涂层被沉积以使所述线圈部分的表面的电阻不低于6欧姆。
6.如权利要求1所述的表面处理方法，其特征在于：所述线圈部分为镍铁材料。
