本文所描述的主题的实施例涉及场效应晶体管和这样的晶体管的制造方法。
背景技术：
1、基于晶体管的电路通常用于模拟信号处理应用并且用于功率开关，所述模拟信号处理应用包括无线电和微波频率(rfmw)信号的放大。先进的晶体管设计和例如iii-v半导体之类的高性能材料已经用来增加功率密度，同时提供可接受的热性能和电压诱发的击穿特性。然而，大规模的装置可能更容易出现泄漏、击穿和其它问题。氮化镓(gan)基晶体管和/或其它复合半导体通常用于大规模硅晶体管无法提供足够的开关速度或功率处理能力的应用中。
技术实现思路
1、根据本发明的第一方面，提供一种晶体管，包括：
2、半导体衬底，所述半导体衬底具有顶部表面和底部表面；
3、第一电流端；
4、第二电流端；
5、沟道区，所述沟道区形成在所述半导体衬底的顶部表面处，所述沟道区包括半导体异质结构，所述半导体异质结构被配置成在所述半导体异质结构内的掩埋半导体异质结处形成二维电子气(2deg)，其中所述2deg被配置成在所述第一电流端与所述第二电流端之间提供导电路径；
6、电绝缘材料，所述电绝缘材料安置在所述沟道区上方并与沟道区直接物理接触；
7、所述电绝缘材料中的孔，所述孔安置在所述第一电流端与所述第二电流端之间的位置处；
8、导电控制端，所述导电控制端在所述孔内电接触所述沟道区，所述控制端包括：
9、第一金属层，所述第一金属层具有第一厚度并且形成在所述沟道区的正上方，其中所述第一金属层与所述沟道区形成肖特基接触；
10、金属栅电极，所述金属栅电极具有大于所述第一厚度的第二厚度，安置在所述第一金属层上方，与所述第一金属层形成欧姆接触并邻近于所述孔在所述沟道区上方延伸。
11、在一个或多个实施例中，所述控制端另外包括安置在所述第一金属层与所述栅电极之间的中间金属层；
12、其中所述中间金属层具有小于所述第二厚度的第三厚度；
13、其中所述中间金属层与所述栅电极和所述第一金属层中的每一个形成欧姆接触；并且
14、其中所述中间金属层被配置成阻止原子从所述栅电极向所述沟道区扩散。
15、在一个或多个实施例中，所述栅电极包括金，并且所述中间金属层被配置成阻止金从所述栅电极扩散到所述沟道区中。
16、在一个或多个实施例中，所述第一金属层的特征在于关于第一干法蚀刻工艺的第一蚀刻速率；
17、所述中间金属层的特征在于关于所述第一干法蚀刻工艺的第二蚀刻速率；并且
18、形成所述栅电极的材料的特征在于关于所述第一干法蚀刻工艺的蚀刻速率，所述蚀刻速率明显快于所述第一蚀刻速率和所述第二蚀刻速率。
19、在一个或多个实施例中，所述第一金属层和所述中间金属层在平行于所述顶部表面的方向上的宽度由所述栅电极的宽度限定。
20、在一个或多个实施例中，所述栅电极在所述孔内具有第一宽度并且在所述孔外具有明显大于所述第一宽度的第二宽度。
21、在一个或多个实施例中，所述第一宽度小于一微米。
22、在一个或多个实施例中，所述第一金属层和所述中间金属层与所述孔的侧壁共形。
23、在一个或多个实施例中，第一金属层在平行于所述顶部表面的方向上的宽度由所述栅电极的宽度限定。
24、根据本发明的第二方面，提供一种晶体管，包括：
25、半导体衬底，所述半导体衬底具有顶部表面和底部表面；
26、第一电流端；
27、第二电流端；
28、沟道区，所述沟道区形成在所述半导体衬底的所述顶部表面处，所述沟道区包括半导体异质结构，所述半导体异质结构被配置成在所述半导体异质结构内的掩埋半导体异质结处形成二维电子气(2deg)，其中所述2deg被配置成在所述第一电流端与所述第二电流端之间提供导电路径；
29、电绝缘材料，所述电绝缘材料安置在所述沟道区上方并与沟道区直接物理接触；
30、所述电绝缘材料中的孔，所述孔安置在所述第一电流端与所述第二电流端之间的位置处；以及
31、导电控制端，所述导电控制端在所述孔内电接触所述沟道区，所述控制端包括：
32、第一金属层，所述第一金属层具有第一厚度并且形成在所述沟道区的正上方，其中所述第一金属层与所述沟道区形成肖特基接触；以及
33、金属栅电极，所述金属栅电极具有大于所述第一厚度的第二厚度，安置在所述第一金属层上方并邻近于所述孔在所述沟道区上方延伸，其中所述金属栅电极与所述第一金属层形成欧姆接触；
34、其中所述第一金属层被配置成阻止原子从所述金属栅电极向所述沟道区扩散。
35、根据本发明的第三方面，提供一种用于制造晶体管的方法，包括：
36、接收包括顶部表面和底部表面的半导体衬底以及形成在所述半导体衬底的顶部表面处的沟道区，所述沟道区包括半导体异质结构，所述半导体异质结构被配置成在所述半导体异质结构内的掩埋半导体异质结处形成二维电子气(2deg)，其中所述2deg被配置成在第一电流端与第二电流端之间提供导电路径；
37、形成电绝缘材料，所述电绝缘材料安置在所述沟道区上方并与沟道区直接物理接触；
38、在所述电绝缘材料中形成孔，所述孔安置在所述第一电流端与所述第二电流端之间的位置处；
39、形成导电控制端，所述导电控制端在所述孔内电接触所述沟道区，所述控制端包括：
40、第一金属层，所述第一金属层具有第一厚度并且形成在所述沟道区的正上方，其中所述第一金属层与所述沟道区形成肖特基接触；
41、金属栅电极，所述金属栅电极具有大于所述第一厚度的第二厚度，安置在所述第一金属层上方，与所述第一金属层形成欧姆接触并邻近于所述孔在所述沟道区上方延伸。
42、在一个或多个实施例中，所述控制端另外包括安置在所述第一金属层与所述栅电极之间的中间金属层；
43、其中所述中间金属层具有小于所述第二厚度的第三厚度；
44、其中所述中间金属层与所述栅电极和所述第一金属层中的每一个形成欧姆接触；并且
45、其中所述中间金属层被配置成阻止原子从所述栅电极向所述沟道区扩散。
46、在一个或多个实施例中，所述栅电极包括金，并且所述中间金属层被配置成阻止金从所述栅电极扩散到所述沟道区中。
47、在一个或多个实施例中，所述方法另外包括执行第一干法蚀刻工艺以使用所述栅电极作为蚀刻掩模选择性地去除所述第一金属层和所述第二金属层；
48、其中所述第一金属层的特征在于关于第一干法蚀刻工艺的第一蚀刻速率；
49、其中所述中间金属层的特征在于关于所述第一干法蚀刻工艺的第二蚀刻速率；并且
50、其中形成所述栅电极的材料的特征在于关于所述第一干法蚀刻工艺的蚀刻速率，所述蚀刻速率明显快于所述第一蚀刻速率和所述第二蚀刻速率。
51、在一个或多个实施例中，所述栅电极在所述孔内具有第一宽度并且在所述孔外具有明显大于所述第一宽度的第二宽度。
52、在一个或多个实施例中，所述第一宽度小于一微米。
53、在一个或多个实施例中，所述第一金属层和所述中间金属层与所述孔的侧壁共形。
54、在一个或多个实施例中，所述第一金属层被配置成阻止原子从所述金属栅电极向所述沟道区扩散。
55、在一个或多个实施例中，所述方法另外包括执行第一干法蚀刻工艺以使用所述栅电极作为蚀刻掩模选择性地去除所述第一金属层；
56、其中所述第一金属层的特征在于关于所述第一干法蚀刻工艺的第一蚀刻速率；并且
57、其中形成所述栅电极的材料的特征在于关于所述第一干法蚀刻工艺的蚀刻速率快于所述第一蚀刻速率和所述第二蚀刻速率。
58、本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
1.一种晶体管，其特征在于，包括：
2.根据权利要求1所述的晶体管，其特征在于，所述控制端另外包括安置在所述第一金属层与所述栅电极之间的中间金属层；
3.根据权利要求2所述的晶体管，其特征在于，所述栅电极包括金，并且所述中间金属层被配置成阻止金从所述栅电极扩散到所述沟道区中。
4.根据权利要求2所述的晶体管，其特征在于，
5.根据权利要求2所述的晶体管，其特征在于，所述第一金属层和所述中间金属层在平行于所述顶部表面的方向上的宽度由所述栅电极的宽度限定。
6.根据权利要求2所述的晶体管，其特征在于，所述栅电极在所述孔内具有第一宽度并且在所述孔外具有明显大于所述第一宽度的第二宽度。
7.根据权利要求6所述的晶体管，其特征在于，所述第一宽度小于一微米。
8.根据权利要求1所述的晶体管，其特征在于，第一金属层在平行于所述顶部表面的方向上的宽度由所述栅电极的宽度限定。
9.一种晶体管，其特征在于，包括：
10.一种用于制造晶体管的方法，其特征在于，包括：
